多功能电子时钟

多功能数字钟电路的设计

• 设计任务与要求

1. 显示功能

（1）实现时钟的小时、分钟和秒的显示，通常采用数码管或液晶显示屏。

（2）能够实时更新显示，确保时钟的准确性和稳定性。

（3）准确计时，以数字形式显示时、分、秒的时间。

2．校时功能

（1）提供时间设置按钮或旋钮，允许用户手动调整时钟的小时、分钟和秒钟。

（2）实现自动更新时间的功能，如采用实时时钟（RTC）芯片来保持时间的精确性。

3.整点报时功能

（1）具有整点报时功能，在离整点10s时，便自动鸣叫，声长1s，每隔1s鸣叫一次，前面四声是低音（500HZ），最后一声为高音(1KHZ)，共五次,并到达整点。

3．闹钟功能

（1）设计闹钟触发器，能够触发声音。

二、方案设计与论证

2．1设计思路

功能数字钟的数字电路共有六部分组成，分别是：脉冲产生模块、 计时模块、译码显示模块、 整点报时模块、 校时模块、闹钟模块。

本设计要求小时、分钟、秒计时器用数码管显示，且小时计时为24小时计时制，小时、分钟可以校时，因此需要六个数码管显示器，六个74LS160D芯片，4个74LS85D芯片还需分别设置计数电路，小时为24进制、分钟和秒钟为60进制。本次的设计通过给秒计数器一个持续脉冲，使其实现60进制，并产生一个进位输出信号把它接到分计数器的输入端，同理，分计数器实现60进制，同时产生一个进位信号，将其接到时计数器的的输入端，实现24进制后，输出一个输出信号，接到23翻0计数器上实现电路的记时功能。将 74LS85D芯片接入译码显示模块并且接一个蜂鸣器来实现闹钟功能。

2.2总体原理

主要由555定时器器、秒计数器、分计数器、时计数器、 BCD-七段显示译码 / 驱动器、 LED七段显示数码管、时间校准电路，闹钟电路构成以及各种门电路。 数字译码显示部分，采用共阴译码器与共阴极数码管串联电路，将译码器、 七段数码管连接起来之间串个组排，组成十进制数码显示电路， 即时钟显示。要完成显示需要 6 个数码管， 八段的数码管需要译码器将计数信号译码成BCD码才能显示，然后要实现时、分、秒的计时需要 60 进 制计数器和 24 进制计数器，脉冲发生电路则有555定时器构成的多谐振荡电路。 60 进制则由 10进制和 6 进制的计数器串联而成，将 74LS85D芯片接入译码显示模块并且接一个蜂鸣器来实现闹钟功能。计数器的输出分别经译码器送显示器显示。计时出现误差时，可以用校时电路校 时、校分。校时电路由复位按钮构成，复位按钮按下产生手动脉冲，从而调节计数器，实现校时。整点报时电路则有门电路构成的判断模块对时计时和分计时的输出进行判断，从而实现整点报时。

主体电路主要包括以下几个部分：

(1)振荡器：可以用晶振振荡器，也可以用555定时器。晶振特点：频率高，计时精度高，但是不易实现；555定时器特点：频率不高，计时精度不高，但易于实现。

(2)分频器：分频的作用在于将振荡器的频率降低，以满足计时或相关电路的需要。(例如二分频电路可以使频率变为原来的一半)。

(3)时、分、秒计数器的设计：分和秒都是模60的计数器，其计数规律为00-01-……-58-59-00时计数器为“23翻0”的特殊进制计数器即当数字钟运行为23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒，实现日常生活中习惯用的计时规律。

(4)时、分、秒的译码器和显示器的设计：可以用数码管显示器实现。

(5)校时电路的设计：当数字钟接通电源或计时出现误差时，需要校正时间。对校时电路的要求是：在“小时”校正时不影响分和秒的正常计数；在“分”校正时不影响秒和小时的正常计数。校时可以通过手动产生单脉冲做校时脉冲。校时脉冲可以采用1Hz脉冲。

（6）闹钟电路的设计：设计逻辑电路以获取输出的时间，并将其显示在数码显示器上。使用按钮开关设计设置闹钟时间的功能，通常需要考虑时钟设置、分钟设置和闹钟开关等按钮。设计一个比较器电路或者逻辑电路，用于比较当前时间和设定的闹钟时间。当前时间等于设定的闹钟时间时，触发蜂鸣器或声音发生器发出报警声音。

2.3总体结构框图

图 1总体结构框图

三、单元电路设计与参数计算

3.1 脉冲模块设计

555定时器是一种将模拟功能与逻辑功能巧妙地结合在一起的中规模集成电路，电路功能灵活，应用范围广，只要外接少量元件，就可以构成多谐振荡器、单稳态触发器或施密特触发器等电路，因而在定时、检测、控制、报警等方面都有广泛的应用。用 555 定时器构成的多谐振荡器电路如图所示：图中电容 C、电阻 R1 和 R2 作 为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀 值输入端（6 脚）与电容相连；集电极开路输出端（7脚）接 R1、R2 相连处，用以控制电容 C 的充、放电；外界控制输入端（5脚）通过电容接地。

多谐振荡器的工作波形如图 (b) 所示：电路接通电源的瞬间，由于电容 C 来不及充电， Vc=0v ，所以 555 定时器状态为 1，输出 Vo 为高电平。同时，集电极输出端（7 脚）对地断开，电源 Vcc 对电容 C 充电，电路进入暂稳态 I，此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于 RC 充、放电回路的参数。暂稳态Ⅰ的维持时间，即输出 Vo 的正向脉冲宽度 T1≈0.7(R1+R 2)C； 暂稳态Ⅱ的维持时间，即输出 Vo 的负向脉冲宽度 T2≈0.7R 2C。

因此， 振荡周期 T=T 1+T 2=0.7(R 1+2R 2 )C，振荡频率 f=1/T 。正向脉冲宽度 T1 与振荡周期 T 之比称矩形波的 占空比Ｄ ，由上述条件可得 D=（R1+R2）/（R1+2R 2），若使 R2>>R 1，则 D≈1/2， 即输出信号的正负向脉冲宽度相等的矩形波（方波）。

时模块设计

秒、分、时计数器部分主要采用了中规模集成电路74LS160D。其中秒、分为六十进制，时为十二进制，都采用两片74LS160D级联的方式，上一级计数器的CLK端连接到下一级计数器的RCO端。计数器输出端连接到显示电路，输入端连接到校时电路和秒脉冲电路进行手动控制。因为74LS160D是十进制计数的，所以要实现数字钟要求的进制需要多片74LS160D组合。

Multisim 14.0 中的74LS160D引脚图如图所示，其中CLK为时钟输入端，CLR为异步清零端，LOAD为同步并行置入端，ENP与ENT为计数控制端，QA~QD为输出端，RCO为进位输出端，A~D为输入端。

在数字钟的控制电路中， 分和秒的控制都是一样的， 都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件 74LS160D的异步清零法来实现十进制功能和六进制功能， 根据 74LS160D的结构把输出端的 0110（十进制为 6）用一个与非门 74LS00引到 CLR端便可置 0，这 样就实现了六进制计数。

而74LS160D本身为计满后为10，与前文6进制串联后成60进制。由两片十进制同步加法计数器 74LS160 级联产生，采用的是异步清零法， u1输出端为 0001（十进制为 4）与 u2输出端 0010（十进制为 2）经过与非门接 两片的清零端，从而实现了24进制计数。

仿真电路如下图4：

图 4计时模块仿真图

3.3 译码显示模块设计

译码显示模块采用共阴极数码管及共阴七段数码管译码器驱动器CD4511构成。

使用BD到7段译码器将数字信号转换为7段LED数码管的显示信号。这些译码器能够将4位BCD码转换为适合数码管显示的控制信号。将RTC模块或者时钟信号源连接到BCD译码器的输入端口，以便将当前时间信息传输到译码器。将译码器的输出连接到数码管显示器，确保能够正确显示小时和分钟。在Multisim中仿真设计的电路，检查译码器是否正确地将BCD码转换为数码管可以显示的信号。确保数码管能够正确显示从RTC模块或时钟信号源接收的时间信息。CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码-七段码译码器。具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动共阴LED数码管。将计数器输出连接至译码器输入，再将译码器输出接入数码。数码管本质为LED灯构成所以需要串联电阻进行分压，防止LED灯烧毁。

仿真图如下图5所示：

图5 译码显示模块

3.4 整点报时模块设计

整点报时电路由门电路以及蜂鸣器构成。由门电路判断整时，即判断59分50秒，即分计时为（0101）、（1001），秒计时为（0101）。以此判断整时，实现整时报时。门电路由74LS20D四输入与非门判断（0101）、（1001），二输入与非门判断（0101）。

仿真电路如下图6所示：

图6报时模块

3.5校时模块设计

校时模块电路由复位按钮及二输入或门构成。复位按钮上拉电阻，当分为按钮按下时，电阻接地，电平由高变低，实现手动产生脉冲。将手动脉冲以及进位产生的脉冲分别输入二输入或门，或门输出进入计数器CLK端，则当按钮按下手动脉冲产生，计时器亦会进行计时，从而实现校时。数字钟开始使用前需要进行校时，防止由于走时不准确而造成显示的时间快或慢。该功能具体实现电路如图７所示。通过开关控制高低电平给非门的输入来选择计时器工作模式，其中在开关输入端加入SR锁存器以防止开关机械抖动导致数字误跳。若为高电平，则左端与非门输出１，右端与非门输出１Ｈｚ的信号，进入校正状态，时（分）按照１Hz的频率增长；若为低电平，则右端与非门输出１，左端与非门输出分（秒）的进位信号，此时为正常工作状态。

仿真电路如下图7所示：

图7校时模块

3.6闹钟模块

选择时钟源，使用开关或者数码输入设置闹钟的小时和分钟。这些设置将会作为比较的目标时间，用来判断是否触发闹钟功能。设计一个比较器电路，用于比较当前时钟时间和预设的闹钟时间。比较器可以使用比较器来实现。当前时间与设定的闹钟时间匹配时，比较器输出一个信号。这个信号可以作为触发器，控制报警器模块（如蜂鸣器、音频放大器）。将触发信号连接到报警器模块，以产生可视或者听觉的警报效果。这可以通过Multisim中的音频放大器和蜂鸣器元件来实现。使用Multisim中的计时器元件或者RTC模块，设置一个稳定且准确的时钟。设计一个用于输入闹钟时间的界面，可以使用开关、按钮或者数码输入器来设定小时和分钟。设计一个比较器电路，比较当前时钟时间和设定的闹钟时间。如果匹配，则输出一个高电平触发信号。将触发信号连接到报警器模块，例如蜂鸣器或LED。确保在触发时产生明显的报警效果，以提醒用户。通过以上步骤，可以在Multisim中设计一个功能完善的数字钟电路，包括闹钟模块，用于准确地设定和触发闹钟功能，并在预设时间触发时提醒用户。

仿真电路如下图8所示：

四、总原理图及元器件清单

4.1总原理

4.2主要元件清单

五、性能测试与分析

1.精度测试

实时时钟精度：使用标准时间源，比较数字钟显示的时间与实际时间的差异。

长时间稳定性：让数字钟运行一段较长时间（如24小时或更长），记录其时间与标准时间的累积偏差。

2.功能性能测试

时钟显示：确保数字钟能够准确显示时、分、秒，并且更新频率适当，没有闪烁或显示错误。

校时：测试时钟校正功能，包括手动调整时间、自动同步时间等。

准点报时：验证数字钟是否能够每小时整点发出报时信号，并确保声音或显示提示的清晰度和准确性。

定时闹钟：设定不同时间的闹钟，测试触发时间的精确性和警报方式（声音、显示等）的可靠性。

警报和报时声音：评估声音的音质和音量，确保在各种环境下都能清晰可听到。

可靠性测试

3.资源占用：分析数字钟的内存使用、处理器占用等，优化代码以提高效率和稳定性。

反应时间：测量从用户输入到系统响应的延迟，评估系统的响应速度是否符合预期。

通过这些性能测试和分析，可以确保设计的多功能数字钟在各种使用条件下都能稳定可靠地运行，并提供良好的用户体验。

六、结论与心得