- 博客(13)
- 收藏
- 关注
RSS订阅原创 电路为什么可以有记忆？
由于输出状态被反馈到输入端，我们先假设初始状态：A输出为0，B输出为0，mn输入为0，此时AB中必定有一个输出为1来达到稳定，有两种情况，A输出了1，B的输入接收了该信号，输出为0，此时A的输入没有接到信号，则依旧输出1，状态不变；当mn输入全为1时，此时“对应输出为1的NOR的输入为1”这条互换条件是永远成立的，因为所有的输入都是1！初始状态A是1，B是0时，B的输入就会接收到来自A的信号1，此时B按逻辑依然是输出0，A的输入接收的B输入是0，依然保持原有状态，同理B是1，A是0的状态是完全一致思路的。
2024-04-11 17:12:02
1955
原创 解码器是干什么的？
答案很简单，可以设计输入0代表选择1路，输入1代表选择2路，这样两路便可以由一个bit信息告诉选择哪个作为输出，如果n为4或者为8呢？下面我们再讨论回数据选择器，我们将设计一个一字节2路数据选择器，它可以接收两字节的输入，并选择一个数据作为输出。如果n为8，可以用三个bit表示，因此n为几就可以找到一个的x最小值。普遍地，DEC都是x个输入，个输出。x为1时，则为1位解码器，x为3时，则为3位解码器。对于两位，三位解码器甚至更多位的解码器可以通过枚举思路设计电路图，也可以“逻辑上”嵌套一位解码器。
2024-04-10 19:57:45
209
原创 电路是怎么实现运算的？
并且我们之前提到过，原码的非符号位实际就是该数值的绝对值，而补码的非符号位实际是原码的取反加一，因此如果逆向，将补码的非符号位同样的减一后再取反，便可以复原原本的原码非符号位，此时便是绝对值。计算11+11时，结果位110，两个和位分别为1和0，进位为1，不过注意的是该加法器如果不处理进位，则实际有效求和只有两位，我们目的所搭建的八位加法器是八位和位，一个进位CAR，进位如果接入后续电路，可以被视为第九位。在十进制中，6482+3517=9999，我们可以说：6和3是互补的，4和5是互补的等。
2024-04-10 19:51:14
472
原创 为什么全加器的基础是半加器？
如果沿用前面半加器的思路，将这个三输入-二输出的真值表分解为两个三输入-一输出的真值表，输出为SUM的真值表实际上是我们前面所搭建过的奇数校验电路，虽然前面的奇数校验电路是四输入，但是允许可有一个不接入，而输出为CAR的真值表实际上是偶数校验电路，因此按照半加器类似的拼接方法便可以完成全加器的搭建。Result 1 的结果最大是10，而输入C无论为1或0，都不改变Result的CAR位结果，而如果Result为01，加上C为1，会产生Result 2的进位。与十进制8+3=1，9+6=5是一样的道理。
2024-03-30 17:49:32
323
原创 从逻辑到数字的跳跃——奇偶校验电路
因此我们发现当四个输入有奇数个信号时，必定两输出是相异的，（翻译成自然语言意味着，AB和CD任意一组合只能有一个是相异信号，则四个输入ABCD将永远是奇数）因此将两输出继续接到XOR上表示两输出路只能有一路相异，便完成了奇数电路。奇数校验电路有四个输入一个输出，其逻辑是当输入端有奇数个信号时，则输出1，否则输出0。如下图，对四个输入端两两接入XOR，分析两条输出端：输出端输出为1必定意味着两个输入端为奇数，但当AB,CD两路都有一个信号为奇数时，输出两路都会输出为1，当都为偶数时，输出两路都不输出。
2024-03-24 17:15:08
848
原创 为什么说与非门是所有逻辑门的老大？
小光选择了与门，他将与门的两个引脚接在一起，于是拼凑出来了常输出的逻辑门（无论输入1或0，输出均为1）。小光和张宇在做一个有趣的研究，从与门，与非门，或门，或非门，同或门，异或门，非门这七大门中任意选择一种逻辑门，若干种该逻辑门能否组成其他所有的逻辑门电路。张宇选择了或非门，他将两个引脚接在一起，发现输入1，输出0；有了与非门和非门，便可以对输出取反，对输入取反，制作出与门，或门，或非门。因此，与非门和或非门是所有逻辑门的源头，因为它是最基本的门之一，并且可以用来构建其他的逻辑门，形成更复杂的逻辑电路。
2024-03-24 17:06:45
476
原创 为什么左移等于乘2？
由于在计算机中高位到低位在逻辑上是按从左往右排列，因此这种向高位移动称之为左移，当二进制的每个位均向左移动一位时，从相对运动来看，每个位对应的位权序列在向右移动，这就意味着64位权数移动后被前方128位权数覆盖，每一位皆是如此，所以左移后的值整体乘以了2，同理右移是除以2。需要注意的是当最高位左移后将溢出，此时的数值并不是整体乘以了2，我们所讨论的所有结论都应该是正常的不溢出的现象。对于集线器和分线器，我们可以将分线器分出的每一位线错开一位接在集线器上来制作左移器和右移器，来实现乘以2和除以2的操作。
2024-03-14 07:55:57
1056
原创 为什么存在多路与门或门，却不存在多路异或门？
针对输出唯一性的逻辑门，例如与门（它只有输入都为1时才输出1），或门（它只有输入都为0时输出才为0），它们都可以进行输入拓展，也就是说与门可以拓展成三路与门（只有三个输入都为1时才输出为1），或门可以拓展成三路或门（只有三个输入都为0时才输出为0）之前涉及的逻辑电路均是两输入，对于与，或逻辑，可以拓展更多的输入；三路与门的意义就是当三路信号均为1时，输出为1；三路或门的意义就是当三路至少有一条信号为1时，输出为1。此搭建思路还能继续拓展4AND/OR,5AND/OR等。
2024-03-11 19:03:57
761
原创 从真值表的视角玩转逻辑门（异或门和同或门）
而张宇那边意识到，与非门-或非门-与门-或门它们四个可以完成转换，第二刻-第二刻非-第三刻-第三刻非它们四个也可以完成转换，但是两组之间却不能完成转换，前者组的所有逻辑门都具备00或11的输出特异性，也就是说可以用“只有都为0/1时，输出才为0/1”描述“与非门-或非门-与门-或门”中的任意一种门。当输出相同输出00时，与非门输出1，或门输出0。小光发现之前所研究的基础逻辑门电路，除一元逻辑门非门外，其余的二元逻辑门均是0和1的输出比例是1：3或3：1，而小光意识到自己正在探索的是1：1的情况。
2024-03-10 13:34:26
682
原创 从真值表的视角玩转逻辑门（逻辑门家族？）
张宇邀请小光做他的实验助手，在张宇发现四大门的转换定律不久后，小光对张宇提出了一个猜想：“既然你已经尝试过把两个输入线路搓成一条线，使它们永远保持信号相同，是不是有一种方法让两条线信号一直相异，这样便可以取真值表01，10这两列组成新的真值表，它们会是全新的逻辑门。小光提出了一个新的研究方向，他称为第二刻电路，因为他发现与门只有在11时输出1，或门只有在00时输出0，与非门只有在11时输出0，或非门只有在00时输出1，那么有没有一种门电路只有在01时输出1，或者只有在10时输出0呢？
2024-03-09 16:42:53
517
原创 从真值表的视角玩转逻辑门（四大逻辑门）
与非门对输出取反后变成了与门，而对两个输入取反后变成了或门，如果或门对输出取反呢，张宇想都没想，很明显就是对或门真值表的输出的那一行结果都取反，他得到一个全新的真值表，并把这样的控制器按规则命名为或非门。张宇还注意了，如果对与非门NAND的两个输入取反，可以得到或门，那么对应图中直接实现了与非门NAND向或门OR的纵向转换，于是他将NOR的两个输入取反，惊讶的得到了与门AND，对与门的两个输入进行取反，可以得到或非门！很简单，两个输入线都要经过一个非门，输出再接入一个非门，这样你就得到了一个或门！
2024-03-08 12:58:44
478
原创 从真值表的视角玩转逻辑门（与门，或门）
于是张宇将协同控制器的输出线另引出了一条线，接入了非门，并将非门的输出接在了自己管理的核电关闭程序中，这样正常情况下，协同控制器输出1，经过非门变为0，不启动核电关闭程序，当协同控制器输出0时，代表着核电关闭信号，0经过非门变成了1，启动了自己的核电关闭程序，解放了自己的双手。将与非门的输入组00，01，10，11变为11，10，01，00这样的组合，与非门在11时才会输出0，对输入取反，也就意味着你需要输入00，取反后才会变成11，才会输出0，于是这样的逻辑就变成了输入00时，才输出0，其余都输出1。
2024-03-07 19:42:22
431
原创 从真值表的视角玩转逻辑门（非门）
开始思索分析今天他在小光家中梦寐以求得到的“逆向逻辑控制器”，张宇是一位电路工程师，受聘在一家核电场，他的同事因发明了“协同控制器”获得了特斯拉奖（全球最权威的电子电路发明奖项），“协同控制器”是给这家核电站用作协同关闭核电站的电路控制，只有领导部的按钮和执行部的按钮都被按下后，核电站才会进行关闭流程。第二天他把这件事告诉了小光，小光并没有受过高等教育，他查看了张宇给他提供的两个表格，如果要把协同控制器转变为逆向控制器，首先从输入输出上思考，就是把两输入一输出的机器给变成一输入一输出。
2024-03-07 18:10:33
1851
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人