字节面试问到CPU的多级缓存架构，诸佬们怎么回答？_面试 cpu的缓存机制

最新推荐文章于 2024-09-25 16:11:04 发布

2401_84573531

最新推荐文章于 2024-09-25 16:11:04 发布

阅读量860

点赞数 8

分类专栏：程序员文章标签：大数据面试学习

本文链接：https://blog.csdn.net/2401_84573531/article/details/138738538

版权

程序员专栏收录该内容

58 篇文章 0 订阅

订阅专栏

既有适合小白学习的零基础资料，也有适合3年以上经验的小伙伴深入学习提升的进阶课程，涵盖了95%以上大数据知识点，真正体系化！

由于文件比较多，这里只是将部分目录截图出来，全套包含大厂面经、学习笔记、源码讲义、实战项目、大纲路线、讲解视频，并且后续会持续更新

需要这份系统化资料的朋友，可以戳这里获取

以下正文开始

在这里插入图片描述

计算机由很多部分组成，每个部分的性能和访问数据的速度也是有差别的。比如在计算机中，CPU的执行速度大于内存的执行速度和磁盘等IO设备的执行速度，内存的执行速度快于磁盘等IO设备的执行速度。

为了缩小CPU，内存，磁盘等IO设备访问数据速度的差距，CPU增加了缓存。目前很多CPU内部不仅有寄存器来存储数据，还有L1，L2，L3三级缓存。有了这些缓存的部件，CPU访问数据的效率得到了提升。下面对CPU的三级缓存进行简单介绍：
在这里插入图片描述

L1缓存是最接近CPU的，L1缓存每个核上有两个缓存，一个用于存储数据（Data Cache），一个用于存储指令（Instruction Cache）。L1缓存的存储速度最快，但是存储容量最小。

L2缓存的存储容量比L1缓存的存储容量大，存储速度比L1小。L2缓存的容量会影响到CPU的性能，因此一般L2的缓存会比较大，L2缓存是由CPU的物理核心独占的，逻辑核心共享的。

L3缓存的存储速度最小，但存储容量最大，L3缓存是由所有CPU物理核心共享的。

因此，在存储速度上：寄存器>L1缓存>L2缓存>L3缓存
在存储容量上:寄存器<L1缓存<L2缓存<L3缓存
级别越小的缓存，越接近CPU，其存储速度越大，存储容量越小。

所有CPU都能访问计算机中的主内存，当然，主内存的容量比CPU缓存的容量大，CPU与内存之间的数据通信是通过总线（地址总线，数据总线，控制总线）进行的。

CPU在读取数据时，会先从缓存中读取数据，再从内存中读取数据。

如果CPU需要读取寄存器中的数据，那么会直接读取。

如果CPU需要读取L1缓存中的数据，首先会将缓存行锁住，再读取缓存中的数据，然后解锁，意味着CPU从L1缓存中读取数据的操作结束了。

如果CPU需要读取L2缓存中的数据，那么会先从L1缓存中读取数据，如果要读取的数据在L1缓存中不存在，就会将L2缓存加锁，加锁成功后，将L2缓存中的数据复制到L1缓存上，CPU从L1缓存中读取数据完成后，再对L2缓存进行解锁操作，意味着从L2缓存中读取数据的操作结束。

如果CPU需要读取L3缓存中的数据，会先从L1缓存中读取数据，如果读取的数据不存在，再到L2缓存中读取数据，如果在L2缓存中还不存在，则会到L3缓存中读取数据。与L1，L2缓存一样，首先会将L3缓存锁住，将L3缓存复制到L2缓存，在从L2缓存复制到L1缓存上，然后CPU从L1缓存中读取数据后，会对L3进行解锁操作，此时表示从L3缓存中读取数据操作结束。

在这里插入图片描述

而CPU从内存中读取数据的过程非常复杂。当CPU从内存中读取数据时，需要先通知内存控制器占用计算机的总线带宽，然后通知内存加锁，并发起读取内存数据的请求，等待内存回应数据。内存回应的数据首先保存到L3缓存，再从L3缓存复制到L2缓存，然后从L2缓存复制到L1缓存中，最后由L1缓存到CPU。在完成整个过程后，解除总线锁定。从主内存读取数据的过程结束。

虽然CPU的多级缓存架构缓解了CPU与主内存中的速度差距，但是会引起缓存一致性问题，对于缓存一致性问题，我们下篇文章继续聊。
在这里插入图片描述