Lab2-ALU

1) 实验目的

本实验旨在设计和实现一个简单的算术逻辑单元（ALU），使其能够执行四种基本的运算，包括加法、减法、取反和乘法，以及数码管的使用。通过本实验，掌握ALU的基本功能结构及其逻辑电路设计，同时增强对数字电路的理解。

2) 实验内容及操作环境

• 实验内容：

  1. 输入信号设计：

     设计两个4位的输入信号A（A3-A0）和B（B3-B0），通过面包板上的拨段开关进行输入。

  2. 输出信号设计：

     设计一个8位的输出信号F，通过7段数码管进行显示，其中每4位显示在一个数码管上，采用16进制表示。

  3. 功能控制信号：

     设定2位控制信号op（op1、op0），用于选择ALU的运算功能，同样通过拨段开关进行选择。

• 操作环境 使用vivado2019.2设计实验电路，在NEXYS A7开发板进行测试；使用Verilog HDL语言进行代码编写；操作系统为Windows 11。

3) 实验设计

代码及思路：

ALU模块：

ALU（算术逻辑单元）是实现基本算术和逻辑运算的核心部分。该模块根据操作选择信号 op 的不同值执行四种基本运算。代码中使用了一个 always 块和 case语句来选择和执行不同的操作。

• 输入和输出：