【计算机组成原理实验】ALU设计

ayaishere_

已于 2024-12-31 08:12:11 修改

阅读量5k

点赞数 5

分类专栏：计组文章标签：硬件架构

于 2023-01-16 22:10:33 首次发布

本文链接：https://blog.csdn.net/ayaishere_/article/details/128709816

版权

计组专栏收录该内容

2 篇文章

订阅专栏

实验内容

设计并实现一个 ALU。

实验环境

ASUS VivoBook + Windows10 + Vivado2019.2，语言为 Verilog HDL。

实验要求

1. 支持至少 8 种运算

2. 输出 5 个标志符号

3. 支持左右移位操作

4. 可支持至少两种舍入操作

实验过程

1. 顶层设计

输入

输出

2. 运算操作

3. 移位操作

4. 舍入操作

5. 设计代码


`timescale 1ns / 1ps
///
// Company: Beijing Institute of Technology
// Engineer: Yabin Shi
// Create Date: 2022/12/24 17:39:50
///
module mine(
reset, in0, in1, op, cut, out, overflow, zero, carryout, parity, signal
);
input reset; 
//用于初始化置零
input[31:0] in0,in1; 
//操作数
input[10:0] op; 
//操作运算符
input cut;
output[31:0] out; 
//运算结果
output overflow,zero,carryout,parity,signal; //溢出判断位、零值判断位、进借
位判断位、奇偶校验位、符号位
reg[31:0] out; 
//标明为寄存器类型变量
reg overflow,zero,carryout,parity,signal;//标明为寄存器类型变量
always@(*) 
//使用 always 语句进行运算
begin
if(reset) 
//判断 reset 值，为 1 进行初始化，为 0 进行 ALU 运算begin
out=0;
overflow=0;
zero=0;
carryout=0;
parity=0;
signal=0;
end
else
alutask( in0, in1, op, cut, out, overflow, zero, carryout, parity, signal);
//把具体运算功能模块封装成一个任务
end
task alutask; 
//运算任务定义
input[31:0] in0,in1;
input[10:0] op;
input cut;
output[31:0] out;
output overflow,zero,carryout,parity,signal;
reg[31:0] out;
reg tmp,pmt,overflow,zero,carryout,parity,signal;
begin
overflow=0; 
//每次进行运算前，标志位置 0
carryout=0;
zero=0;
parity=0;
signal=0;
case( op )
11'b00000100000://有符号数加法
begin
{tmp,out}=in0+in1;
end
11'b00000100001://有符号数减法
begin
{tmp,out}=in0-in1;
end
11'b00000100010: out=in0&in1;//按位与
11'b00000100011: out=in0|in1;//按位或
11'b00000100100: out=in0^in1;//异或
11'b00000100101: out=~(in0|in1);//或非
11'b00000100110: out=( $signed(in0)==$signed(in1) )? 1:0;//有符号数
相等运算
11'b00000100111: out=( $signed(in0)>$signed(in1) )? 1:0;//有符号数比
较运算11'b00000000000: out=in0<<in1;
11'b00000000010:
begin
out=in0>>in1;
case( cut )
1'b0://恒舍
out[0]=out[0];
1'b1://恒置 1
out[0]=1;
endcase
end
11'b00000000011: out=in0>>>in1;
endcase
zero=out==0; 
//zero 通过直接判断 out 是否为 0
carryout=tmp;
overflow=in0[31]^in1[31]^out[31]^tmp;
signal=out[31];
parity=~^out;
end
endtask
endmodule

6. 仿真文件


`timescale 1ns / 1ps
///
// Company: Beijing Institute of Technology
// Engineer: Yabin Shi
// Create Date: 2022/12/24 17:39:50
///
module mine1;
reg reset;
reg [31:0] in0,in1;
reg [10:0] op;
reg cut;
wire [31:0] out;
wire overflow,zero,carryout,parity,signal;
mine unit( 
//模块实例化
.reset(reset),
.in0(in0),
.in1(in1),
.op(op),.cut(cut),
.out(out),
.overflow(overflow),
.zero(zero),
.carryout(carryout),
.parity(parity),
.signal(signal)
);
initial
begin
#10 reset=1;
#10 reset=0;in0=32'd3;in1=32'd2;cut=1'b1;
for(op=11'b00000100000;op<11'b00000100111;op=op+1)
#20;
#20 op=11'b00000000000;
#20 op=11'b00000000010;
#20 op=11'b00000000011;
#10 reset=1;
#10 reset=0;in0=-32'd1;in1=32'd2;cut=1'b0;
for(op=11'b00000100000;op<11'b00000100111;op=op+1)
#20;
#20 op=11'b00000000000;
#20 op=11'b00000000010;
#20 op=11'b00000000011;
#100 $finish;
end
initial
$monitor ($time,,,"reset=%b in0=%b in1=%b op=%b cut=%b out=%b overflow=%b
zero=%b carryout=%b parity=%b signal=%b",
reset,in0,in1,op,cut,out,overflow,zero,carryout,parity,signal);
endmodule