AIw_425的博客

原创 数字时钟仿真设计

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路和振荡器组成。分计数器与时计数器的级联:“分”十位的QC接“时”个位的输入CLK, 74161N 是上升沿触发的，在输入信号前加了一个反相器相当于下降沿触发，当“分”十位的QC从1变成0时，“时”的个位触发，进行计数。秒计数器与分计数器的级联:“秒” 十位的QC接“分”个位的输入A, 74161N是上升沿触发的，在输入信号前加了一个反相器相当于下降沿触发，当“秒”十位的QC从1变成0时，“分”的个位触发，进行计数。