Adam_FS的博客

原创 国产FPGA(PGL50G6FBG484)使用AXI总线协议配置DDR3

首先要配置几个参数，如下图所示，行列地址宽度需要自行配置，然后下面两个就是DM与DQS的宽度，这两个就决定你一次突发需要传输多少位数据和突发传输数据一次需要传多少个。首先我是要将AD7606读取的数据放在DDR3中存储，然后再通过HDMI将AD7607采集的数据通过HDMI输出到显示屏上，FPGA内部RAM没法存储AD7606采集的一帧数据，所以我就将采集的数据放在DDR3中，以便后面显示。下图位AXI总线写的一个模块，上文中说过一次突发八个，每次突发64位数据。图1 顶层模块所使用的参数。