AM335x 通过GPMC 与 FPGA 之间通信

最新推荐文章于 2023-08-15 19:11:27 发布
最新推荐文章于 2023-08-15 19:11:27 发布
阅读量2.1k 收藏 12
点赞数
分类专栏： # Linux 驱动 文章标签： GPMC AM335X FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Adrian503/article/details/106350075
版权

AM335x 是一款A8的CPU ，其片上的资源是有限的，有时候我们需要外扩的功能有很多，比如 16个串口，4个LAN，IRIG，IO设备等。但是CPU 直接出来的 UART 和 LAN口不够用呀，这时候我们可以直接通过 am335x GPMC 总线上来扩展，如果还是不够用呢，那就需要FPGA 来译码达到更多的设备支持。

AM335X 上面有7个片选，我的设计将CS0 分给了 16个串口，CS3分给了IRIG 和 Nodeid. GPMC 总线上是支持 8bit 和 16 bit 模式的，正常情况下，如果选用8 bit , 那8位数据线一定是接到低8位的，否则读写错误是会出错的，如果选用16bit,要用到16位的数据线，一次读写可以进行读写2个字节的数据，这样就很方便。不过有时间我们引脚资源会很紧张，可能16位数据线上会被其他引脚给复用到，这时候我们就需要考虑到底如何配置才能在总线数据位不足的情况，正常读写呢？

下面这张图基本就将整个逻辑设计都讲清楚了

 

我们可以在 board-generic.c 中进行初始化配置总线的时序，然后注册 UART 设备，最后会与 8250的串口驱动进行匹配。

//------------------------------------------------------------------------------
//   += CS Setting
//------------------------------------------------------------------------------


// CS0 for TL16C752C
#define TL16C752C_UARTCLK               (14745600)

// CS0 A16/A15/A12/A9  4 address line --> 2^4=16 devices
#define CONFIG_TL16C752C_0_BASE  0x01000000
#define CONFIG_TL16C752C_1_BASE  0x01000200
#define CONFIG_TL16C752C_2_BASE  0x01001000
#define CONFIG_TL16C752C_3_BASE  0x01001200
#define CONFIG_TL16C752C_4_BASE  0x01008000
#define CONFIG_TL16C752C_5_BASE  0x01008200
#define CONFIG_TL16C752C_6_BASE  0x01009000
#define CONFIG_TL16C752C_7_BASE  0x01009200

#define CONFIG_TL16C752C_8_BASE  0x01010000
#define CONFIG_TL16C752C_9_BASE  0x01010200
#define CONFIG_TL16C752C_10_BASE 0x01011000
#define CONFIG_TL16C752C_11_BASE 0x01011200
#define CONFIG_TL16C752C_12_BASE 0x01018000
#define CONFIG_TL16C752C_13_BASE 0x01018200
#define CONFIG_TL16C752C_14_BASE 0x01019000
#define CONFIG_TL16C752C_15_BASE 0x01019200

static struct plat_serial8250_port tl16c752c_platform_data[] = {
        {
                .mapbase = CONFIG_TL16C752C_0_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_1_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_2_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_3_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_4_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_5_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_6_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_7_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },
        {
            .mapbase = CONFIG_TL16C752C_8_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_9_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_10_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_11_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_12_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_13_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_14_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {
            .mapbase = CONFIG_TL16C752C_15_BASE,
            .irqflags = IRQF_TRIGGER_HIGH,
            .flags = UPF_IOREMAP | UPF_BOOT_AUTOCONF | UPF_SKIP_TEST | UPF_LOW_LATENCY | UPF_SHARE_IRQ,
            .iotype = UPIO_MEM,
            .regshift = 6,
            .uartclk = TL16C752C_UARTCLK
        },

        {

        }
};

static struct platform_device tl16c752c_device = {
        .name = "serial8250",
        .id = PLAT8250_DEV_PLATFORM,
        .dev = {
                .platform_data = tl16c752c_platform_data,
        },
};

#define TL16C752C_SHARE_IRQ_GPIO                GPIO_TO_PIN(0, 2)

static struct gpio tl16c752c_uart_gpios[] __initdata = {
        { TL16C752C_SHARE_IRQ_GPIO, GPIOF_IN, "uart_irq" },
};

static int __init tl16c752c_uarts_init(void)
{
        int ret;

        ret = gpio_request_array(tl16c752c_uart_gpios, ARRAY_SIZE(tl16c752c_uart_gpios));
        if (ret < 0) {
                printk(KERN_ERR "Failed to request GPIO for UART IRQ\n");
                return -1;
        }

        tl16c752c_platform_data[0].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[1].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[2].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[3].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[4].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[5].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[6].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[7].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[8].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[9].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[10].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[11].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[12].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[13].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[14].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);
        tl16c752c_platform_data[15].irq = gpio_to_irq(TL16C752C_SHARE_IRQ_GPIO);

        platform_device_register(&tl16c752c_device);

        return 0;
}

// TL16C752C CS0 config
#define TL16C752C_GPMC_CONFIG1          0x00001000 //16 bit width
//#define TL16C752C_GPMC_CONFIG1                0x00000000 //8 bit width

// Configure GPMC registers for TL16C752D UART
static void gpmc_tl16c752c_config(void)
{
        struct gpmc_timings t;
        u32 tl16c752c_gpmc_config[6] = {0,};

        memset(&t, 0, sizeof(t));

        /* Read timings */
        t.cs_on = 0;
        t.adv_on = t.cs_on;
        t.adv_rd_off = 1;
        t.oe_on = t.adv_rd_off + 1;
        t.oe_off = t.oe_on + 6;
        t.cs_rd_off = t.oe_off + 2;
        t.access = t.cs_rd_off;
        t.rd_cycle = t.access + 1;

        /* Write timings */
        t.adv_wr_off = 1;
        t.we_on = t.adv_wr_off + 1;
        t.we_off = t.we_on + 6;
        t.cs_wr_off = t.we_off + 1;
        t.wr_cycle = t.cs_wr_off;

        // GPMC_CONFIG1
        tl16c752c_gpmc_config[0] = TL16C752C_GPMC_CONFIG1;

        // GPMC_CONFIG2 CS timing
        tl16c752c_gpmc_config[1] = t.cs_on | (t.cs_rd_off << 8) | (t.cs_wr_off << 16);

        // GPMC_CONFIG3 nADV / ALE timing
        tl16c752c_gpmc_config[2] = t.adv_on | (t.adv_rd_off << 8) | (t.adv_wr_off << 16);

        // GPMC_CONFIG4 nWE / nOE timing
        tl16c752c_gpmc_config[3] = t.oe_on | (t.oe_off << 8) | (t.we_on << 16) | (t.we_off << 24);

        // GPMC_CONFIG5 RdAccessTime / CycleTime timing
        tl16c752c_gpmc_config[4] = t.rd_cycle | (t.wr_cycle << 8) | (t.access << 16) | (t.page_burst_access << 24);

        // GPMC_CONFIG6 WrAccessTime / WrDataOnADmuxBus timing
        tl16c752c_gpmc_config[5] = (
                ( ((u32)1) << 0 )               // Bus turn around latency between successive accesses to the same CS (read to write) or to a different CS (read to read and read to write)
                | ( ((u32)1) << 6 )     // Add CYCLE2CYCLEDELAY between successive accesses to a different CS (any access type)
                | ( ((u32)1) << 7 )     // Add CYCLE2CYCLEDELAY between successive accesses to the same CS (any access type)
                | ( ((u32)4) << 8 )     // CYCLE2CYCLEDELAY Chip-select high pulse delay between successive accesses (0..15 clk)
                | ( ((u32)8) << 16 )    // WRDATAONADMUXBUS (1 clk after ADV off, at which address is latched)
                //| ( ((u32)1) << 24 )  // Write access time [clk 0..31] from start of cycle -> used as wait time in async mode
                );

        setup_gpmc_cs_config(tl16c752c_gpmc_config, 0, 0x01000000, GPMC_SIZE_16M);
}

 

 

Adrian503
关注
  • 0
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
AM335x访问FPGA的问题
稳稳的进步
06-24 1446
AM335x在访问FPGA的速度提高
AM3730 GPMC总线与FPGA通信
热门推荐
若海人生的专栏
05-30 2万+
GPMC与FPGA通信 转载请注明出处：http://blog.csdn.net/qq405180763/article/details/7616941 最近这一两个月研究AM3730的GPMC与FPGA的通信，我负责的主要是涉及到GPMC这一块，由于之前就没有Linux基础，刚开始的时候进展很慢，还时不时的面临来自外界的压力，所以那会很痛苦。前一个月用来熟悉Linux和摸清一个方向，摸清GP
GPMC总线 基地址
qq_36229636的博客
06-30 1133
最近需要用到TI的AM3352芯片的GPMC总线与FPGA通讯，写一部分基地址的学习心得，其他的还在学习。 主要参考：https://blog.csdn.net/zouchengshuai/article/details/52737395 感谢大佬的写作。 偶然发现： nand FLASH是不需要地址线的，之前没有用过。 概述： GPMC是TI的总线，TI将地址0x0000 0000~0x1FFF_FFFFF共512M地址留给了GPMC。 需要通过GPMC_CONFIG1-7这7个寄存器来配置，其中G
实现AM3359与FPGA的GPMC通信
#维多利亚的秘密#
12-27 2265
1. 参考资料 《AM335x ARM® Cortex™-A8 Microprocessors Technical Reference Manual》《BeagleBone_revA3_SCH.pdf》《BeagleBone_revA3_SRM.pdf》《BeagleBone_revA3_BOM.xls》 2. 测试的硬件环境: Beaglebone + EE_
AM335X开发——设备树下增加SRAM、FPGA的GPMC设备节点
Justwe的博客
07-18 7403
最近在做嵌入式的开发，调试的是一块搭载了AM3359、AM4379以及Cyclone10三个CPU的板子。三者的通讯主要是通过GPMC总线来实现，数据存储在一块大小为256KB的SRAM中，数据交互则通过Cyclone10这块FPGA上的双口RAM来实现。其中，AM3359这块CPU上运行了linux-rt-4.4.32实时内核。在这里，记录了GPMC调试的一些问题以及基础知识，方便后续的查阅。 ...
GPMC与FPGA通信
10-29
GPMC用百度搜索，百度百科会告诉你是什么组策略管理控制台，所以关于硬件GPMC（TI所特有的总线）的中文资料很少，我觉得很有必要把自己做的东西分享一下，本人刚接触Linux驱动，水平有限不对的地方望指教。
GPMC驱动理论学习报告
weixin_44316996的博客
04-23 1990
文章目录1.GPMC数据传输的原理1.1 GPMC与设备连接模式1.2 GPMC信号线1.3 GPMC 功能描述2. GPMC数据传输2.1 GPMC 初始化2.2 GPMC 配置NOR模式2.3 片选配置地址和大小2.4 GPMC的时间参数设置3.引脚属性设置 1.GPMC数据传输的原理 GPMC的全称是 General-Purpose Memory Controller,即通用控制器，是要开发用到的AM5728芯片用于NOR FLASH NAND FLASH SRAM 等等通信的一个接口。 这里以实现了
AM335x GPMC使用总结
kunkliu的博客
04-04 1399
AM335X GPMC使用比较灵活，可以配置为●    8-bit 同步或者异步并行总线 (非burst)●     16-bit 同步或者异步并行中线●     16-bit 非复用的NO...
AM335X核心板通过GPMC总线拓展16c554及软件配置
szembed的博客
03-14 1572
AM335X核心板通过GPMC总线拓展16c554及软件配置
GPMC 与FPGA通信
10-29
Android GPMC与FPGA进行通信，按道理很简单的。其大概是在board-xxx.c里头配置pin mux，系统会调用GPMC驱动，并且申请一定的内存资源。然后驱动中会根据gpmc_cs_request中cs中gpmc_cs_config7中配置分配地址，然后通过ioremap将地址映射成内存地址，然后读写内存地址，则完成通信读写操作
am335x gpmc 挂载dm9000 device驱动
12-19
am335x的gpmc总线16bit AD复用模式 挂载dm9000-8bit模式
gpmc-fpga.rar_FPGA GPMC_fpga 总线_gpmc_gpmc 通信_gpmc-fpga
09-20
标题中的“gpmc-fpga.rar”是一个压缩文件，它涉及到FPGA（Field-Programmable Gate Array）与GPMC（General Purpose Memory Controller）之间的通信。GPMC是TI（Texas Instruments）ARM处理器如AM3730中的一种硬件...
am3359 fpga通过gpmc总线EDMA方式通信
09-12
am3359 fpga通过gpmc总线EDMA方式通信
FPGA与ARM的GPMC总线通信接口设计-论文
05-18
FPGA与ARM的GPMC总线通信接口设计
基于AM335X与FPGA的SPI通讯设计
卷舒开合任天真
11-09 2948
在2013年的工作中，涉及到了AM3359与XC7K325T之间的相互通信，其目的是为了获取FPGA设计版本号，该FPGA版本号保存在FPGA的寄存器0xFFFF中，FPGA的版本值随着加载程序发生变化，当时的版本信息为0x1003. 需要说明的是，在本文中的代码风格是刚工作两年的时候的代码风格，现在回看，这些代码风格实在难以阅读。尤其是SPI的verilog程序等。并不代表现在的编程水平与代码
【FPGA】八、UART串口通信
weixin_62912626的博客
12-23 8406
FPGA UART串口通信
GPMC开发笔记（TI开发者推荐笔记）
weixin_44316996的博客
05-31 5242
因为gpmc（General-Purpose Memory Controller）是TI特有的驱动,gpmc的资料比较少，本人开发gpmc驱动算是摸了很多石头过河的。所以想通过这遍文章可以给也做GPMC驱动开发的后来者有一点参考价值。文章如有瑕疵也请各位批评改正。 1.GPMC介绍 gpmc主要用于与nandflash，norflash，fpga进行通信。在这里主要介绍gpmc16位数据和地址线不复用nor模式下的通信。 注意：在这种模式下gpmc_a[0]引脚是没法使用的 1.1GPMC信号线
FPGA：uart原理+tx发送模块+rx接收模块
最新发布
weixin_53573350的博客
08-15 2760
它在发送数据时将并行数据转换为串行的数据来传输，在接收数据时将接收到的串行数据转换成并行数据。UART串口通信需要两根信号线来实现，一根用于发送，另一个用于接收。串口通信速率用波特率表示，它表示每秒传输二进制数据的位数，单位是bit/s（位/秒），简称bps；tx发送模块：共四个状态，IDLE状态，START状态，DATA状态，FINISH状态。不带时钟同步信号的数据传输，发送方和接收方使用各自的时钟控制数据的发送和接收过程。带时钟同步信号的数据传输，发送方和接收方在同一时钟控制下，同步传输数据。
fpga与arm的gpmc总线接口设计
07-30
FPGA与ARM的GPMC总线接口设计涉及到在FPGA和ARM之间进行数据传输的接口设计。这个接口设计的目的是实现FPGA和ARM之间的高速数据传输和通信。 GPMC（General-Purpose Memory Controller）是一种高速、灵活的内存控制...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值