- 博客(2)
- 资源 (5)
- 收藏
- 关注
原创 FPGA Verilog 矩阵键盘按下和释放时向串口发送键值
目标按下(keydown)和抬起(keyup)矩阵键盘按键的时候,各发送一次按键的键值硬件和原理1. 矩阵键盘:网上随便找的,只是键值不一样而已。将ROW[3:0]设为输入,COL[3:0]设为输出。如果没有任何键被按下,则ROW[3:0]一直被上拉为高电平。只有当有键被按下,且COL[3:0]中有低电平输出,ROW[3:0]中才有可能有低电平输入,也可说是被动地输入。
2017-12-22 16:49:34 3752 1
原创 FPGA Verilog按键消抖
硬件: 锆石A4开发板,Altera EP4CE10F17C8语言: Verilog HDL原理 : 机械式按键大概有20ms的抖动,所以检测到按键变化后等20ms再判断一次,如果键值相同才视为有效;源码:module key_debounced(keyVal,key,clock,r
2017-12-15 10:16:24 6722
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人