软件工程期末复习-画图篇

1、DFD转换为初始化的模块结构图
图中：左竖虚线表示此处为系统的逻辑输入
右竖虚线表示此处为系统的逻辑输出

DFD:

模块结构图：

2、伪码转换为PAD和N-S图
begin
S1;
If x>5 then S2 else S3;
while y<0 do begin
if z>3 then S4 else S5;
while w>0 then S6;
S7
end;
S8;
If u>0 then S9;
S10;
End.

pad


3、将下面的PAD转换为流程图
pad图：

流程图：