- 博客(5)
- 收藏
- 关注
RSS订阅原创 基于FPGA的千兆网设计方案
基于光口的以太网设计，使用1G/2.5G Ethernet PCS/PMA or SGMII IP核。使用MAC+PHY集成的以太网芯片，更常用于MCU+以太网设计。此处IP为Tri Mode Ethernet MAC。也是最常用的方案，FPGA内部设计MAC。
2023-12-19 11:17:31
368
1
原创 收发器通道号与设备引脚 对应关系（7系列收发器 GTP GTX GTH ）
以7系列举例，在ug476中附录A placement information by package中。方法1：查看相应手册。
2023-12-15 09:25:04
343
原创 idelay odelay iddr oddr（基于FPGA的千兆网应用）
具体的IDELAYE2 ODELAYE2 IDDR ODDR用法，网上已经有很多讲解，在此不再进行赘述。注意：在7系列中HP bank中有ODELAYE2，HR bank中没有ODELAYE2。PHY→FPGA对应的FPGA内部数据链路：IOB → IDELAYE2 →IDDR。FPGA→PHY对应的FPGA内部数据链路：ODDR → ODELAYE2 →IOB。
2023-12-11 11:16:46
480
原创 RTL8211 时序分析 （基于FPGA的千兆网应用）
但由于在FPGA以太网应用中，RXC的时钟还常用来做以太网数据的解包逻辑时钟，是一个典型的时钟信号，如果直接当普通的FPGA IO使用，会引起时钟质量下降。如果FPGA发出的TXC和TXD完全对齐且没有配置TXDLY上拉（即PHY芯片自身也没有增加2ns延时），结果是：进入RTL8211的TXC和TXD完全对齐，不能满足RTL8211的时序要求。在实际应用中，将TXDLY引脚配置为上拉，FPGA输出的TXC和TXD完全对齐，实际效果是：TXC和TXD存在2ns的延时，为中心对齐状态，满足时序的要求。
2023-12-10 12:48:15
1902
2
原创 fatfs文件系统 高速/低速 SD卡、TF卡调试过程
主要总结遇到的问题：1、使用低速 SD卡时，初始化不通过。 for(retry=0; retry<0xFFF; retry++){ r1 = MMC_send_command(CMD0, 0, 0x95);//Resets all cards to idle state if(r1 == 0x01){ ...
2019-04-22 13:39:46
2115
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人