【PCIe 5.0 - 9】PCIe 事务层详解5 - 事务描述符

已于 2023-10-26 17:31:51 修改
阅读量896 收藏 4
点赞数
分类专栏： # PCIe 文章标签： PCIe TLP 硬件工程
于 2021-12-23 10:59:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/BGONE/article/details/122101819
版权

所有章节请对应 NCB-PCI_Express_Base_5.0r1.0-2019-05-22.pdf

概述

事务描述符是一种在Requester和Completer之间携带事务信息的机制。 事务描述符由三个字段组成：

  1. Transaction ID - 识别未完成的事务
  2. Attributes字段 - 指定事务特征
  3. Traffic Class(TC) 字段 - 将事务与所需服务的类型相关联

图1显示了事务描述符的字段。 请注意，这些字段在这里连在一起显示，只是突出它们作为单个逻辑实体的一部分的关系。 实际上这些字段在packet header中是不连续的。

Transaction Descriptor

图1 Transaction Descriptor

Transaction ID

Transaction ID含两个子字段：Requester ID，Tag。如图2所示：
Transaction ID

图2 Transaction ID

[PCIe-4.0] 中引入的 10-Bit Tag capability 将总 Tag 字段大小从 8 位增加到 10 位。 两个额外的 Tag 位，Tag[8] (T8) 和 Tag[9] (T9)，与 TLP Header 中的其他 Tag[7:0] 位不连续。 在本规范的先前版本中，这两个位是 Reserved。

  • Tag[9:0] 是每个 Requester 生成的 10 bit 字段，对于该 Requester 需要 Completion 的所有未完成的Requests，它必须唯一。 不支持 10-Bit Tag Requester capability 的 Requesters 必须将 Tag[9:8] 设置为 00b。

    • 支持 16.0 GT/s 或更高数据速率的 Function（包括Switches中的）必须支持 10-Bit Tag Completer capability。 如果一个 Function 支持 10-Bit Tag Completer capability，它可以选择支持 10-Bit Tag Requester capability。 请参阅第 7.5.3.15 节和本节后面的“实现 10-Bit Tag Capabilities 的注意事项”。
    • 包含指示支持 10-Bit Tag Completer capability 元素的 RC 必须正确处理所有寄存器和作为 PCIe Requesters 的目标所支持的内存区域的 10-Bit Tag Requests；例如，DMA Requests 的目标 host memory 或 RCiEP 中的 MMIO 区域。
      • 每个表示支持的 RP 必须处理其 Ingress Port 收到的此类请求。
      • 每个表示支持的 RCiEP 必须处理来自支持的内部路径的此类 Requests，包括通过 RP 的请求。
    • 如果 RC 包含支持 10-Bit Tag Requester capability 的 RCiEP，则 RC 必须正确处理来自这些 RCiEP 的 10-Bit Tag Requests，所有寄存器和内存区域支持作为这些 RCiEP 的目标； 例如，以 DMA Requests 为目标的 host memory 或 RCiEP 中的 MMIO 区域。
    • 无论其 Extended Tag Field Enable 位的设置如何（参见第 7.5.3.4 节），Receivers/Completers 必须正确处理 8-bit Tag 值。 有关 extended tags 的 bridge 处理的详细信息，请参阅 PCI Express to PCI/PCI-X Bridge Specification。
    • 无论其 10-Bit Tag Requester Enable 位设置如何，支持 10-Bit Tag Completer capability 的 Receivers/Completers 必须正确处理 10-Bit Tag 值。请参阅第 7.5.3.16 节。
    • 10-Bit Tag capability 不适用于 PCI Express to PCI/PCI-X Bridges，它们不得指示 10-Bit Tag Requester capability 或 10-Bit Tag Completer capability。
    • 如果 10-Bit Tag Requester Enable bit 是Clear，Extended Tag Field Enable bit 也是Clear，则每个 Function 的未完成 Requests 的最大数量应限制为 32，并且仅使用 Tag 字段的低 5 位，其余高 5 位要求为 0 0000b。
    • 如果 10-Bit Tag Requester Enable bit 是Clear，Extended Tag Field Enable bit 是Set，最大值增加到 256，只使用 Tag 字段的低 8 位，其余高 2 位要求为 00b .
    • 如果设置了 10-Bit Tag Requester Enable 位，则针对单个 Completer 的最大值增加到 768。Requester 在向其认为合适的 Completers 发送 10-Bit Tag Requests 时，允许使用 Tag 字段的所有 10 位，但 Requester 仍然被允许向其他 Completers 发送更小的 Tag Requests。以下适用于 10-Bit Tag Requester Enable 被Set的支持 10-Bit Tag 的 Requesters。
      • 如果 Endpoint 支持向其他 Endpoints 发送 Requests（而不是 host memory），除非特定实现的机制确定 Endpoint 支持 10-Bit Tag Completer capability，Endpoint 不得向另一个给定 Endpoint 发送 10-Bit Tag Requests。对于某些实现，完全不向其他 Endpoint 发送 10-Bit Tag Requests 可能是可以接受的。更复杂的机制超出了本规范的范围。
      • 如果 PIO Requester 具有 10-Bit Tag Requester capability，那么 Requester 如何确定何时使用 10-Bit Tags 而不是更小的 Tags 超出了本规范的范围。
      • 对于 10-Bit Tags ，有效的 Tag[9:8] 值为 01b、10b 或 11b，Tag[9:8] 等于 00b 是无效的，并且不得由 Requester 生成。这使 Requester 能够确定它收到的应该具有 10-Bit Tag 的 Completion 是否包含无效的完成，这通常是由 Completer 不支持 10-Bit Tag Completer capability引起的。
      • 如果 Requester 向缺少 10-Bit Completer capability 的 Completer 发送 10-Bit Tag Request，则返回的 Completion(s) 将具有 Tag[9:8] 等于 00b 的 Tags。由于Requester被禁止为 10-Bit Tags 生成这些 Tag 值，因此此类 Completions 将作为 Unexpected Completions 处理，默认情况下是 Advisory Non-Fatal Errors。Requester必须遵循标准 PCI Express 错误处理要求。
      • 当Requester将带有无效 10-Bit Tag 的 Completion 作为 Unexpected Completion 处理时，原始 Request 可能会导致 Completion Timeout。如果请求者以某种特定设备的方式处理 Completion Timeout 条件以避免数据损坏，则允许 Requester 按其他要求不通过标准 PCI Express 错误处理机制处理 Completion Timeout。
      • 如果 Requester 支持同时向一些 Completers 发送 10-Bit Tag Requests 和向其他 Completers 发送 smaller-Tag Requests，则 Requester 必须遵守 smaller-Tag Requests 的 Extended Tag Field Enable 位设置。 即如果该位为Clear，则只有Tag字段的低5位可能为非0； 如果该位被Set，则只有 Tag 字段的低 8 位可能是非0的。
      • 如果 Requester 支持同时向一些 Completers 发送 10-Bit Tag Requests 和向其他 Completers 发送 smaller-Tag Requests，如果任何 10-Bit Tag Request 由缺少 10-Bit Tag Completer capability 的 Completer 完成，Requester 必须确保没有未完成的 10-Bit Tags 可以别名为未完成的 smaller Tag。请参阅本节后面的“同时使用 10-Bit Tags 和 Smaller Tags”实施说明。
    • Extended Tag Field Enable 位的默认值是特定于实现的。10-Bit Tag Requester Enable 位的默认值为 0b。
    • 如果多个未完成的 Requests 发出非唯一 Tag 值，则 Receiver/Completer 行为未定义。
    • 如果 Phantom Function Numbers 用于扩展未完成请求的数量，则 Phantom Function Numbers 和 Tag 字段的组合对于该 Requester 需要所有未完成 Requests 的Completion 必须是唯一的。

  • 对于 Posted Requests, Tag [9:8] 是 Reserved。

  • 对于 Set 了 TH 位的 Posted Requests，Tag[7:0] 字段重新用于 ST[7:0] 字段（有关详细信息，请参阅第 2.2.7.1 节）。 对于 TH 位清0的 Posted Requests，Tag[7:0] 字段未定义并且可以包含任何值。 （有关某些此规则例外情况的 Vendor_Defined Messages，请参阅表 F-1）。

    • 对于 TH 字段为 Clear 的 Posted Requests，Tag[7:0] 字段中的值不得影响 Receiver 对 Request 的处理。
    • 对于 Set 了 TH 位的 Posted Requests，ST[7:0] 字段中的值可能会影响 Request 的 Completer 处理（详见 2.2.7.1）。

  • Requester ID 和 Tag 组合形成一个全局标识符，即 PCIe 层级中每个 Transaction 的Transaction ID。

  • 在所有 Requests 和 Completions 中包含Transaction ID。

  • Requester ID 是一个 16 位的值，它在同一个PCIe 层级中的每个 PCIe Function 都是唯一的。

  • Functions 必须捕获与 Function 完成的 Type 0 Configuration Write Requests 一起提供的 Bus 和 Device Number（在 ARI 设备中，Functions 只需捕获 Bus Number。ARI 设备可按 Device 或按 Function 保留捕获的 Bus Number。如果按 Device 保留捕获的 Bus Number，则所有 Functions 都必须更新和使用这个公用的 Bus Number。），并在 Device/Function 发起的所有请求的 Requester ID 的 Bus 和 Device Number 字段中提供这些编号(ARI Requester ID 不含 Device Number)。建议仅为成功完成的请求获取编号。
    例外： Bus Number 和 Device Number 分配给 Root Complex 内的设备，以及 Device Numbers 分配给 Switch 内的 Downstream Ports，可按具体实施方式进行。
    注意： Bus Number 和 Device Number 可能会在运行时更改(ARI Devices, 只有 Bus Number 会变)，因此有必要在每次 Configuration Write Request 时重新获取这些信息。
    建议：Configuration Write Requests 到未实施的 Function 不要影响捕获的 Bus Number 和 Device Number。

  • Switches 代表自己生成请求时（例如，用于错误报告），必须使用与 Port 逻辑关联的 Bridge 初级侧关联的 Request ID（参阅第 7.1 节），以生成请求。

  • 在 Function 初始化 Configuration Write 之前，Function 禁止发起 Non-Posted Requests。(需要有效的 Request ID 才能正确路由所产生的完成）。
    例外： 允许 Root Complex 内的 Function 在软件初始化配置之前发起请求，以访问系统引导设备。
    注意，本规则和例外情况与现有 PCI 系统初始化和配置模型一致。

  • 与 Device 相关的每个 Function 都必须设计为响应针对该 Device 的配置请求的唯一 Function Number。
    注意：每个非 ARI Device 最多可包含 8 个 Functions。每个 ARI Devices 最多可包含 256 个Functions。

  • Switch 必须在不修改 Transaction ID 的情况下转发请求

  • 在某些情况下，PCI Express 至 PCI/PCI-X 桥接器需要为从 PCI 或 PCI-X 总线转发的请求生成 Transaction ID。

实施说明

  • 利用虚拟的 Functions 增加未处理请求数量
    为了增加需要完成的未处理请求的最大数量，使其超过仅使用 Tag 位所能达到的数量，如果 Phantom Functions Enable 位被设置（参阅第 7.5.3.4 节）， Device 可以使用未分配给已实施 Function 的 Function Numbers 来逻辑扩展 Tag 标识符。对于单 Function 的 Device，这可使最大未处理请求数增加 8 倍。
    无人认领的 Function 编号被称为 Phantom Function Numbers。
    Phantom Functions 在结构上有许多限制，包括 ARI Device、Virtual Functions (VF) 和 enable VF 的 Physical Functions (PF) 不支持 Phantom Functions。此外，地址转换服务（ATS）和 ID-Based Ordering（IDO）也不能识别 Phantom Functions。因此，对于许多实施方案来说，使用 10-Bit Tags 是增加 Non-Posted Requests 请求数量的更好方法。

  • 实施 10-Bit Tags Function 的注意事项
    使用 10-Bit Tags 可使 Requester 将其未处理的 Non-Posted Requests（NPR）数量从 256 个增加到 768 个，从而避免标签可用性成为瓶颈。以下公式给出了有效载荷带宽、未处理 NPR 数量和其他因素之间的基本关系：
    BW = S * N / RTT，其中
    BW= 有效负载带宽
    S = 事务有效载荷大小
    N = 未处理的 NPR 数量
    RTT = 事务往返时间
      一般来说，只有在高速链路上使用相对较小事务的高速请求者才会受益于将其未完成 NPR 的数量增加到 256 个以上，尽管这也有助于在事务往返时间较长的配置中保持性能。
      在具有 10-Bit Tag Requester 能力的 Requester 需要针对多个 Completers 的配置中，需要确保 Requester 只向具有 10-Bit Tag Completer 能力的 Completers 发送 10-Bit Tag Requestes。如果所有 Completers 都具备这种能力，就能大大简化这项工作。
      为了在整个行业启用 10-Bit Tags，强烈建议所有 Functions 都支持 10-Bit Tag Completer 功能。通过新的实施，不需要同时对更多 NPR 进行操作的 Completers 通常可以在内部跟踪 10-Bit Tags，并在 Completions 中返回这些标签，只需少量的增量投资。
    实际并发处理更多 NPR 的Completer 可能需要大量额外硬件资源，但除非 Completer 实际并发处理更多 NPR，否则一般无法实现 10-Bit Tag 的全部性能优势。
    对于 RC 支持 10-Bit Tag Completer 功能的平台，强烈建议配置 PCIe 层次结构的平台固件或操作软件在具有 10-Bit Tag Requester 功能的端点中自动设置 10-Bit Tag Requester Enable 位。这将启用仅向主机内存发送 Memory Read Requests 的 10-Bit Tag 适配器这一重要类别。
    对于 RCiEP 以外的端点，可以通过检查其关联 RP 中的 10-Bit Tag Completer 支持位来确定每个 RC 是否支持 10-Bit Tag Completer 功能。RCiEP 没有关联的 RP，因此，除非 RC 支持 10-Bit Tag Completer 功能，否则不允许设置其 10-Bit Tag Requester Supported 位。因此，软件无需对 RCiEP 执行单独检查。
    没有 10-Bit Tag Completer 功能的 Switches 仍能正确转发携带 10-Bit Tags 的 NPR 和 Completion，因为这两个新标签位位于以前保留的 TLP Header 中，但是 Switch 必须不加修改地转发 Reserved TLP Header。但是，如果 Switch 检测到携带 10-Bit Tags 的 NPR 发生错误，而 Switch 作为 NPR 的完成者处理了该错误，则由此产生的完成将带有无效的 10-Bit Tags 。因此，强烈建议使用 10-Bit Tags 的组件之间的 Switchs 支持 10-Bit Tag Completer 功能。注意，支持 16.0 GT/s 或更高数据速率的 Switch 必须支持 10-Bit Tag Completer 功能。
    对于具有 10-Bit Tag Requester 能力的 Requester 以 Completers 为目标的配置，其中有些 Completers 具有 10-Bit Tag Completer 能力，有些不具有 10-Bit Tag Completer 能力，Requester 如何确定哪些 NPR 包括 10-Bit Tags 不属于本规范的范围。

  • 使用 10-Bit Tags 兼容 更小的 Tags
    如本节前文所述，如果 Requester 支持同时向某些 Completers 发送 10-Bit Tag Request 和向其他Completers 发送较小 Tag 请求，则 Requester 必须确保，如果任何 10-Bit Tag Request 由缺乏 10-Bit Tag Completer 能力的 Completers 完成，则任何未完成的 10-Bit Tags 都不能别名为未完成的较小Tags。
    一种实现方法是让 Requester 将其 8-bit Tag 空间划分为两个区域：一个区域只用于较小的 Tag（8 位或 5 位 tags），另一个区域只用于 10-Bit Tags 的较低 8 位。注意，这需要在 10-Bit Tags 和较小 Tags 的可用 tags 空间之间做出权衡。
    例如，如果 Requester 将其 8-bit Tag 空间划分为只使用最低 4 位的较小Tags，则最多可支持 16 个未处理的较小Tags，并将 10-Bit Tag 空间减少 316 个值，从而支持 768-48=720 个未处理的 10-Bit Tag。还可以有许多其他分区选项，所有这些选项都能减少未处理请求的总数。一般来说，为较小 Tags 保留 N 个值会使 10-Bit Tag 空间减少 3N 个值，较小Tags 加上 10-Bit Tags 的总和最终为 768 - 2*N。


Attributes 字段

Attributes 字段用于提供附加信息，以便修改事务的默认处理方式。这些修改适用于系统内事务处理的不同方面，如

  • Ordering（排序）
  • 硬件一致性管理（Snoop）

Attributes Field of Transaction Descriptor

图3 Attributes Field of Transaction Descriptor


灵活排序 和 ID排序

定义了灵活排序（Relaxed Ordering）和基于ID排序（ID-Based Ordering）属性字段的状态。注意，灵活排序和基于ID排序属性的位置并不相邻。

表1 Ordering Attributes
Attribute Bit [2]Attribute Bit [1]Ordering TypeOrdering Model
00Default OrderingPCI Strongly Ordered Model
01Relaxed OrderingPCI-X Relaxed Ordering Model
10ID-Based OrderingIndependent ordering based on Requester/Completer ID
11Relaxed Ordering plus ID-Based OrderingLogical “OR” of Relaxed Ordering and IDO

Attribute bit [1] 不适用于 Configuration Requests, I/O Requests, 消息信号中断的 Memory Requests, 和 Message Requests（特别允许的情况除外），必须清零。

Attribute bit [2]，IDO，对 Configuration Requests 和 I/O Requests 保留。IDO 对所有 Memory Requests，包括消息信号中断 (MSI/MSI-X)， 都不是保留字段。除非特别禁止，否则 IDO在 Message Requests不是保留字段。只有当 Device Control 2 寄存器中的 IDO Request Enable 位被设置时，才允许 Requester 设置 IDO。

接收者在确定 TLP 是否为 Malformed Packet 时，不考虑 IDO 位的值。

只有当 Device Control 2 寄存器中的 IDO Completion Enable 位被设置时，才允许 Completer 设置 IDO。Completer 无需将 IDO 值从 Request 复制到该 Request 的 Completion(s) 中。如果 Completer 已启用 IDO，建议 Completer 为所有完成设置 IDO，除非有特殊原因（参见附录 E）。

支持在 Root Complex 之间点对点转发 TLP 的 Root Ports 无需保留从入口端口到出口端口的 IDO 位。

入口端口：接受入站流量的接收端口
出口端口：发送出站流量的传递端口


No Snoop 属性

表 2 定义了 No Snoop 属性字段，No Snoop 属性不改变事务排序。

表 2 Cache Coherency Management Attribute
No Snoop Attribute (b)缓存一致性管理类型一致性模型
0Default预期硬件强制缓存一致性
1No Snoop不预期硬件强制缓存一致性

该属性不适用于 Configuration Requests、 I/O Requests、属于消息信号中断的 Memory Requests 和 Message Requests（特别允许的情况除外），且必须清为0。

Traffic Class 字段

流量类别 (Traffic Class，TC) 是一个 3 位字段，可将事务区分为 8 个流量类别。

与 PCIe 虚拟通道支持一起，TC 机制是实现差异化流量服务的基本要素。每个 PCIe Transaction Layer Packet 都使用 TC 信息作为不变标签，在 PCIe结构中端到端传输。当数据包在结构中穿行时，每个链路和每个交换机元件都会使用该信息，以做出适当的流量服务决策。服务的一个关键方面是根据数据包的 TC 标签，通过相应的虚拟通道对数据包进行路由。后面会详细介绍虚拟通道机制。

表3 定义了 TC 编码:

表3 TC 字段编码定义
TC Field Value(b)定义
000TC0： 尽最大努力服务类型（通用 I/O）（默认 TC - 每个 PCI Express 设备都必须支持）
001 到 111TC1 至 TC7： 差异化服务等级(基于加权轮循 (WRR) 和/或优先级的区分）

系统软件负责确定 TC 标签和 TC/VC 映射，以提供符合目标平台要求的差异化服务。

流量类别的概念仅适用于 PCI Express 互连结构。

BGONE
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
高速PCB+PCIE5.0+Layout 方法
04-28
首先我们得弄明白，什么情况下需要高速板材？简而言之就是当信号速率高，走线长，损耗较大，使用普通材料已经没有裕量或者裕量不多时，请考虑选择高速板材。当然高速板材得使用考虑还是有诸多因素， 了解板材电性能、热性能、可靠性等。并合理使用层叠，设计出一块可靠性高、加工性好的产品，各种因素的考量达到最佳化。
基于PCIe5.0规范的IBIS-AMI模型说明.pdf
02-22
我们将演示如何转换 PCI Express (PCIe) 5.0 的电气规范文档并生成等效的 IBIS-AMI 模型来表示重要的电气信号行为。 发射器上的关键信号行为是 3 阶前馈均衡 (FFE)。在接收器上，关键规范行为是连续时间线性均衡器 (CTLE)、决策反馈均衡器 (DFE) 和时钟数据恢复 (CDR)。 将显示从发送器参考的规范抖动到单独的发送器和接收器组件的转换。 IBIS-AMI 模型将在端到端通道仿真中设置，以演示系统级性能及其与规范假设的匹配情况。
PCIe学习笔记（2）---PCI-x相关
03-05 6157
1. PCI-X向前硬件，软件兼容PCI，所以设备驱动，操作系统，应用程序都兼容 PCI-X设备可以插入PCI的插槽，反则亦然 2. （不是很理解） PCI到PCI-X增加了速度 第一，增加实现（IMPLEMENT）了PLL，允许输出早一点，输入采样晚一点， 第二，PCI-X的输入的目标设备管脚锁存，缩短了建立时间 以上两点，从而允许了信号在总线上传播的时间，以及更高的时钟频
PCIE学习笔记（四）Xilinx FPGA PCI Express 硬核配置
gostman的专栏
03-09 1万+
目录 2.3.2 配置核IP生成 2.3.2.1 Base模式 2.3.2.2 Advanced模式 本文主要介绍Xilinx 7系列FPGA的 IP 核配置与应用，使用的工具版本为VIVADO 2019。 2.3.2 配置核IP生成 打开VIVADO工具，点击 IP Catalog 搜索“PCIE”,双击打开”7 Series Integrated Block for Express(3.3)”.在7系列的PCIe IP核的配置包括两种模式：Base模式和Advanced模式，接下来我们主要介
PCIe实践之路：DMA机制
热门推荐
叶玄青的博客
07-28 4万+
PCIe控制器也提供DMA(Direct Memory access)功能，用来批量地异步数据传输。 一、PCIe中的DMA读和写 假设现在
pcie 调试总结
u013076893的专栏
06-11 9081
1  PCIE基本概念1.1   PCIE拓扑架构图 1.2 PCIE Switch内部结构图 1.3  PCIE协议结构图 1.4 PCIE枚举原理1.4.1 Type0&Type1配置头空间1.4.2 拓扑示例连接Device0的端口设为Port0，连接Device1的端口设为Port1 (Port可以看作PCI Bridge)1.4.3  枚举过程Port0、Port1的相关Bus Register变化过程如下图1
BIOS设置图解教程
u013758961的专栏
03-13 1830
BIOS设置图解教程 AWARD BIOS设置图解教程         新AWARD BIOS设置图解教程       附：BIOS自检响铃含义BIOS还原       BIOS常见错误信息和解决方法 BIOS（basic input output system 即基本输入输出系统）设置程序是被固化到计算机主板上的ROM芯片中的一组程序，其主要功能是为计算机提供最底层的、最直接的
接口技术【2】PCIe入门简介 -- PCI-X
qimoDIY的博客
05-18 7569
接口技术【2】PCIe入门简介 -- PCI-XPCI-X简介PCI-X传输PCI-X特性分离传输模型信号中断Message Signaled Interrupts传输属性No Snoop (NS)Relaxed Ordering (RO)更高带宽的PCI-XPCI和PCI-X 1.0并行总线的缺陷PCI-X 2.0源同步模型总结 PCI-X简介 PCI-X在软件和硬件方面都向上兼容PCI，提供更...
PCI-PCIE中断机制之四
harhy的专栏
07-03 591
前面的文章中介绍过，MSI本质上是一种Memory Write，和PCIe总线中的Message概念半毛钱关系都没有。并且，MSI的Data Payload也是固定的，始终为1DW。 由于MSI也是从PCI总线继承而来的，因此MSI相关的寄存器也存在于配置空间中的PCI兼容部分（前256个字节）。如下图所示，MSI有四种类型： 其中Capability ID的值是只读的，05h表示支持MSI功能。 Next Capability Pointer也是只读的，其用于查找下一个Capability
PCIe专题学习——2.3
笨蛋大乌龟的博客
08-20 242
顾名思义可以定义理解为交通等级，比如在生活中我们遇到救护车或者消防车时，由于救护车和消防车是跟时间赛跑，那么交通等级就高，一般的私家车（可以认为没有交通等级）就必须给救护车或者消防车让行，可能这个比喻不是很恰当，不过大致意思是这样的~这个就是我们本文的重点；：1bit，Byte1，bit0，如果TH=1,就代表在TLP中添加了TLP处理提示，可以告知系统以更有效的措施处理这个TLP。：1bit，Byte1，bit2，这个bit的功能就是是否对TLP进行排序（IDO，ID-based Ordering）
PCIe5.0协议规范文档
09-27
开放的PCIe5.0协议规范文档
NCB-PCI_Express_Base_5.0r1.0-2019-05-22_PCIE5.0_PCIexpress_pcie_
09-30
pcie5.0协议资料，设计人员可以重中得到最新的PCIE高速传输协议。硬件设计十分重要
NVIDIA H100 GPU 核心资料白皮书-解密了H100核心及PCIE5.0-SXM5总线互联技术
04-07
NVIDIA H100 GPU 核心资料 NVIDIA H100 的 PCIE5.0 NVIDIA H100 的 SXM5 NVIDIA H100与V100、A100技术对比 The NVIDIA H100 GPU with a PCIe Gen 5 board在各行业的应用 The NVIDIA H100 DGX服务器的技术进化及应用组建
PCIE5.0协议标准
07-18
PCIE5.0协议标准
ECP5-PCIe:https的镜像
05-02
ECP5-PCIe ECP5到PCIe接口的开发 该项目的目标是在nMigen中提供PCIe接口。 之前的工作 Whitequark公司已经存在一个称为的PCIe物理层，而由编写的一种称为的数字享受的TLP和DMA层已经存在。 去做 通读Yumewatari和诉讼代码 阅读更多PCIe规范并总结相关部分 获取具有PCIe功能的ECP5设备当前正在构建用于ECP5 EVN到PCIe的适配器 安装 在Gateware文件夹中执行python setup.py develop 设置 如果您有Versa板，请另外运行openocd -f ispCLOCK/ispCLOCK-200MHz.cfg来设置ispCLOCK芯片。 为此，您需要将J50设置为连接引脚2-4和5-6。 完成后，将它们设置回1-2和3-5。 跑步 在连接的设备上启用PCIe（例如，在ROCKPro64上，在u-boot中执行pc
pcie 协议 5.0
11-09
开源pcie 5.0 官方文档 PCI, PCI Express, PCIe, and PCI-SIG are trademarks or registered trademarks of PCI-SIG. All other product names are trademarks, registered trademarks, or servicemarks of their ...
PCIe扫盲——中断机制介绍（MSI）
justlxy的博客
05-18 1545
前面的文章中介绍过，MSI本质上是一种Memory Write，和PCIe总线中的Message概念半毛钱关系都没有。并且，MSI的Data Payload也是固定的，始终为1DW。 由于MSI也是从PCI总线继承而来的，因此MSI相关的寄存器也存在于配置空间中的PCI兼容部分（前256个字节）。如下图所示，MSI有四种类型： 其中Capability ID的值是只读的，05h表示支持MSI功能。 Next Capability Pointer也是只读的，其用于查找下一个Capability
pcie 链式DMA总结
aningxiaoxixi的博客
08-25 839
XAPP1052我们学过每一次DMA请求开始后，只能传输PC 1个连续的物理内存块，如果要传输下一个内存块，则必须重新初始化内存并配置好DMA寄存器，再次启动DMA才可以完成。我们知道驱动申请一块连续的物理内存是否成功取决于系统内存大小，应用进程的多少等等因素，所以XAPP1052一次DMA的传输的最大值是不确定的。我在测试时，主机为2GB内存、开的应用也不多的情况下申请连续的4MB内存会时常失败。
PCIE学习笔记（三）事务层协议
gostman的专栏
01-26 3170
本文主要内容来自PCI_Express System Architecture 第四章“Packet-Based Transactions”内容学习。 事务层包（TLP）概述 前面介绍过TLP包主要四种类型为： 内存Memory IO 配置Configuration 消息Message 对memory的读写包分为读请求包和响应包、写请求包（不需要存储器的响应包）；I/O类型的读写请求都需要相应包；配置类型的包的读写请求也有响应包。这些包请求还可以按属性来分类：NP-nonposted, 即请求需
pcie5.0 错误源详解
最新发布
12-07
PCIe 5.0是一个高速数据传输接口技术，是PCIe 4.0的升级版本。在使用PCIe 5.0时可能会发生一些错误，下面我将对这些错误的来源进行解释。 1. 电缆质量：使用低质量或损坏的电缆可能会导致数据传输错误。电缆中的信号线可能有断裂、短路或信号衰减等问题，这会导致PCIe 5.0传输的数据出现错误。 2. 电源和接地问题：电源噪音和不稳定的接地都可能对PCIe 5.0的性能产生负面影响。过高或过低的电压会导致电路中的信号误差，从而导致传输错误。 3. 设备兼容性：某些设备可能不完全兼容PCIe 5.0标准，这可能导致通信错误。在使用PCIe 5.0时，确保所有相关设备都兼容这一标准，以确保正确的数据传输。 4. 时钟同步问题：当PCIe 5.0设备的时钟不同步时，数据传输可能会出现错误。时钟不同步可能是由于设备之间的通信问题或设备的时钟源不准确引起的。 5. 热问题：使用PCIe 5.0的设备在长时间高负载下可能会发热，过高的温度可能导致传输错误。使用散热解决方案来保持设备的正常工作温度，可以减少由于热引起的传输错误。 要解决PCIe 5.0的错误，可以采取一些措施。首先，确保所使用的电缆质量良好，并没有损坏。其次，保持设备的电源和接地稳定，尽量降低电源噪音。另外，确保所使用的设备都兼容PCIe 5.0标准。此外，确保设备之间的时钟同步，并定期检查设备的工作温度，保持在正常范围内。通过这些措施，可以减少PCIe 5.0错误的发生，提高数据传输的稳定性和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值