浅谈CPU的缓存策略

　　现代台式PC的CPU缓存分为L1与L2两级，缓存的命中率成为影响CPU性能的一个重要因素。
?由于容量缺失capacitymiss(因为容量问题而将内存有用块移出)会引起缓存未命中cachemiss,这就需要CPU花费更多时间由位于CPU内部的存储管理单元MMU（Memory Management Unit)中的翻译后备缓冲器TLB（Translate Look SideBuffer）来访问物理内存，从而使得CPU访问延迟,流水线停顿，CPU性能下降，尤其对现在动辄就具有十几 ,二十几管道的超级流水线CPU影响甚大。
提高cache的命中率,增加CPU的缓存容量不失为解决这个问题的一种最普通的策略，在各大厂商的报表里CPU的缓存容量一路攀升。此时，AMD公司并没有一味地增加CPU的缓存容量，而是凭借其先进的EV6总线技术在速度与带宽上的优势，摒弃了intel一贯的L1与L2“子母”式的缓存策略，在2000年6月的socketA架构上使用了独占式的二级缓存结构Exclisive，将L1与L2设为同一级缓存，且L1与L2存储的数据独立但不重复，从而使得实际缓存容量为L1与L2的总和，CPU在读取数据时像访问单个缓存一样对L1与L2进行并发式的查找。
????intel的CPU缓存策略与AMD以前的CPU缓存策略是将L1与L2设为不同级缓存，L1中的数据都可在L2中找到，CPU读取数据时先在L1缓存中查找，然后才在L2缓存中查找。很显然AMD公司的独占式的二级缓存结构Exclisive的缓存策略更先进一些，不过有时也需要进一步考虑它的实现方法。
???? 在竞争激烈的IT业， 面对VIA与Transmeta的虎视眈眈，intel 与AMD不会裹足不前，随着CPU更新的脚步新的CPU缓存策略也正在研发之中，让我们拭目以待。