- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog设计原理与应用 || 四选一多路器 && 异步复位的串联T触发器
回忆一下T触发器的特点，输入输出方程就不说了，死记硬背不是咱的风格~咱们要掌握一点：T触发器输入端为0时，输出端不受影响，不发生任何改变（这个稍微想一下就知道了，要是输入端啥都没有，输出端信号还变来变去那才是要命哦）；而下一个习题中使用T触发器，当T触发器输入端为1时，输出端下一个状态为上一个状态的翻转，因此是时序逻辑电路。这种写法相当于写了两个T触发器，每一个触发器的逻辑都相同，输入端为0时，输出不变（q0 <= q0 q<= q）；输入端为1时，输出翻转（q0 <= ~q0 q<= ~q）。
2023-05-23 12:54:12
349
2
原创 Verilog设计原理与应用 || 移位寄存器
从图中可以看到clr信号（其实大多数时候我们是叫它reset信号）与clk信号“分而治之”，不管clk信号边沿是否到来，只要来了有效clr信号，寄存器就会进入复位状态。如果我们想实现8位移位寄存器或者别的位数怎么办呢？很简单，把代码里qout[3:0]改成[7:0]（or any number u want~）就可以啦。另外推荐一个网站，在HDLBits上就可以刷题，移位寄存器也是在滴，来瞅瞅。
2023-05-22 11:06:43
1210
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人