ARM S3C2410硬件手册重点

最新推荐文章于 2024-10-07 10:41:08 发布

BelindaBen

最新推荐文章于 2024-10-07 10:41:08 发布

阅读量933

点赞数

分类专栏： arm 文章标签： c flash timer command linux内核存储

arm 专栏收录该内容

19 篇文章 0 订阅

订阅专栏

a.Memory Controller

b.Nand Flash

c.UART

d.Interrupt

e.Timer

Memory Controller

SDRAM:

S3C2410提供了外接ROM、SRAM、SDRAM、NOR Flash、NAND Flash的接口。S3C2410外接存储器的空间被分为8 BANKS，每BANK容量为128M：当访问BANKx(x从0到7)所对应的地址范围x*128M到(x+1)*128M-1

SDRAM使用BANK6，它的物理起始地址为6*128M=0x30000000。

SDRAM(刷新):

之所以称为DRAM，就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是DRAM最重要的操作。

那么要隔多长时间重复一次刷新呢？目前公认的标准是，存储体中电容的数据有效保存期上限是64ms（毫秒，1/1000秒），也就是说每一行刷新的循环周期是64ms。这样刷新速度就是：行数量/64ms

刷新操作分为两种：自动刷新（Auto Refresh，简称AR）与自刷新（Self Refresh，简称SR）。不论是何种刷新方式，都不需要外部提供行地址信息，因为这是一个内部的自动操作。对于AR， SDRAM内部有一个行地址生成器（也称刷新计数器）用来自动的依次生成行地址。

由于刷新涉及到所有L-Bank，因此在刷新过程中，所有L-Bank都停止工作，而每次刷新所占用的时间为9个时钟周期（PC133标准），之后就可进入正常的工作状态，也就是说在这9 个时钟期间内，所有工作指令只能等待而无法执行。

SR则主要用于休眠模式低功耗状态下的数据保存，这方面最著名的应用就是STR（Suspend to RAM，休眠挂起于内存）。在发出AR命令时，将CKE置于无效状态，就进入了SR模式，此时不再依靠系统时钟工作，而是根据内部的时钟进行刷新操作。

SDRAM(寄存器设置):

本实验介绍如何使用SDRAM，这需要设置13个寄存器。由于我们只使用了BANK6，大部分的寄存器我们不必理会：

1．BWSCON：对应BANK0-BANK7，每BANK使用4位。这4位分别表示：

（小呆：这里说一下BWSCON。BWSCON寄存器主要用来设置外接存储器的总线宽度和等待状态。在BWSCON除了bank0，对其它7个bank都各对应4个相关位的设置，分别为STx,WSx,DWx.）

a．STx：启动/禁止SDRAM的数据掩码引脚，对于SDRAM，此位为0；对于SRAM，此位为1。

b．WSx：是否使用存储器的WAIT信号，通常设为0

c．DWx：使用两位来设置存储器的位宽：00-8位，01-16位，10-32位，11-保留。

d．比较特殊的是BANK0对应的4位，它们由硬件跳线决定，只读。

对于本开发板，使用两片容量为32Mbyte、位宽为16的SDRAM组成容量为64Mbyte、位宽为32的存储器，所以其BWSCON相应位为： 0010。对于本开发板，BWSCON可设为0x22111110：其实我们只需要将BANK6对应的4位设为0010即可，其它的是什么值没什么影响，这个值是参考手册上给出的。

2．BANKCON0-BANKCON5：我们没用到，使用默认值0x00000700即

3．BANKCON6-BANKCON7：设为0x00018005 在8个BANK中，只有BANK6和BANK7可以使用SRAM或SDRAM，所以BANKCON6-7与BANKCON0-5有点不同：

a．MT([16:15])：用于设置本BANK外接的是SRAM还是SDRAM：SRAM-0b00，SDRAM-0b11

b．当MT=0b11时，还需要设置两个参数： Trcd([3:2])：RAS to CAS delay，设为推荐值0b01 SCAN([1:0])：

SDRAM的列地址位数，对于本开发板使用的SDRAM HY57V561620CT-H，列地址位数为9，所以SCAN=0b01。如果使用其他型号的SDRAM，您需要查看它的数据手册来决定SCAN的取值：00-8位，01-9位，10-10位

4． REFRESH(SDRAM refresh control register)：设为0x008e0000+ R_CNT 其中R_CNT用于控制SDRAM的刷新周期，占用REFRESH寄存器的[10:0]位，它的取值可如下计算(SDRAM时钟频率就是HCLK)：

R_CNT = 2^11 + 1 – SDRAM时钟频率(MHz) * SDRAM刷新周期(uS)

在未使用PLL时，SDRAM时钟频率等于晶振频率12MHz；

SDRAM 的刷新周期在SDRAM的数据手册上有标明，在本开发板使用的SDRAM HY57V561620CT-H的数据手册上，可看见这么一行“8192 refresh cycles / 64ms”：所以，刷新周期=64ms/8192 = 7.8125 uS。

对于本实验，R_CNT = 2^11 + 1 – 12 * 7.8125 = 1955, REFRESH=0x008e0000 + 1955 = 0x008e07a3

5．BANKSIZE：0x000000b2

位[7]=1：Enable burst operation

位[5]=1：SDRAM power down mode enable

位[4]=1：SCLK is active only during the access (recommended) 位[2:1]=010：BANK6、BANK7对应的地址空间与BANK0-5不同。BANK0-5的地址空间都是固定的128M，地址范围是 (x*128M)到(x+1)*128M-1，x表示0到5。但是BANK7的起始地址是可变的，您可以从S3C2410数据手册第5章“Table 5-1. Bank 6/7 Addresses”中了解到BANK6、7的地址范围与地址空间的关系。

本开发板仅使用BANK6的64M空间，我们可以令位[2:1]=010(128M/128M)或001(64M/64M)：这没关系，多出来的空间程序会检测出来，不会发生使用不存在的内存的情况——后面介绍到的bootloader和linux内核都会作内存检测。位[6]、位[3]没有使用

6．MRSRB6、MRSRB7：0x00000030

能让我们修改的只有位[6:4](CL)，SDRAM HY57V561620CT-H不支持CL=1的情况，所以位[6:4]取值为010(CL=2)或011(CL=3)。

Nand Flash

当OM1、OM0都是低电平——即开发板插上BOOT SEL跳线时，S3C2410从NAND Flash启动：NAND Flash的开始4k代码会被自动地复制到内部SRAM中。我们需要使用这4k代码来把更多的代码从NAND Flash中读到SDRAM中去。

NAND Flash的操作通过NFCONF、NFCMD、NFADDR、NFDATA、NFSTAT和NFECC六个寄存器来完成。在开始下面内容前，请打开S3C2410数据手册和NAND Flash K9F1208U0M的数据手册。

在S3C2410数据手册218页，我们可以看到读写NAND Flash的操作次序：

1.Set NAND flash configuration by NFCONF register.

2.Write NAND flash command onto NFCMD register.

3.Write NAND flash address onto NFADDR register.

4.Read/Write data while checking NAND flash status by NFSTAT register. R/nB signal should be checked before read operation or after program operation.

1、NFCONF：设为0xf830——

使能NAND Flash控制器、初始化ECC、NAND Flash片选信号nFCE=1(inactive，真正使用时再让它等于0)

设置TACLS、TWRPH0、TWRPH1。

需要指出的是TACLS、TWRPH0和TWRPH1，请打开S3C2410数据手册218页，可以看到这三个参数控制的是NAND Flash信号线CLE/ALE与写控制信号nWE的时序关系。

我们设的值为TACLS=0，TWRPH0=3，TWRPH1=0，其含义为：TACLS=1个HCLK时钟，TWRPH0=4个HCLK时钟，TWRPH1=1个HCLK时钟。

请打开K9F1208U0M数据手册第13页，在表“AC Timing Characteristics for Command / Address / Data Input”中可以看到： CLE setup Time = 0 ns，CLE Hold Time = 10 ns， ALE setup Time = 0 ns，ALE Hold Time = 10 ns， WE Pulse Width = 25 ns 可以计算，即使在HCLK=100MHz的情况下，TACLS+TWRPH0+TWRPH1=6/100 uS=60 ns，也是可以满足NAND Flash K9F1208U0M的时序要求的。

2、NFCMD：对于不同型号的Flash，操作命令一般不一样。对于本板使用的K9F1208U0M，请打开其数据手册第8页“Table 1. Command Sets”

3、NFADDR：地址

4、NFDATA：数据，只用到低8位

5、NFSTAT：状态，只用到位0，0-busy，1-ready

6、NFECC：校验

现在来看一下如何从NAND Flash中读出数据：

1、NFCONF = 0xf830

2、在第一次操作NAND Flash前，通常复位一下：

NFCONF &= ~0x800 (使能NAND Flash)

NFCMD = 0xff (reset命令)

循环查询NFSTAT位0，直到它等于1

3、NFCMD = 0 (读命令)

4、这步得稍微注意一下，请打开K9F1208U0M数据手册第7页，那个表格列出了在地址操作的4个步骤对应的地址线，A8没用到：

NFADDR = addr & 0xff

NFADDR = (addr>>9) & 0xff (注意了，左移9位，不是8位)

NFADDR = (addr>>17) & 0xff (左移17位，不是16位)

NFADDR = (addr>>25) & 0xff (左移25位，不是24位)

5、循环查询NFSTAT位0，直到它等于1

6、连续读NFDATA寄存器512次，得到一页数据(512字节)

7、NFCONF |= 0x800 (禁止NAND Flash)

UART

UART的寄存器有11X3个(3个UART)之多，我选最简单的方法来进行本实验，用到的寄存器也有8个。不过初始化就用去了5个寄存器，剩下的3个用于接收、发送数据。

1、初始化：

a.把使用到的引脚GPH2、GPH3定义为TXD0、RXD0：

GPHCON |= 0xa0 GPHUP |= 0x0c (上拉)

b．ULCON0 ( UART channel 0 line control register )：设为0x03 此值含义为：8个数据位，1个停止位，无校验，正常操作模式(与之相对的是Infra-Red Mode，此模式表示0、1的方式比较特殊)。

c．UCON0 (UART channel 0 control register )：设为0x05 除了位[3:0]，其他位都使用默认值。位[3:0]=0b0101表示：发送、接收都

使用“中断或查询方式”——本实验使用查询查询方式。

d．UFCON0 (UART channel 0 FIFO control register )：设为0x00 每个UART内部都有一个16字节的发送FIFO和接收FIFO，但是本实验不使用FIFO，设为默认值0

e．UMCON0 (UART channel 0 Modem control register )：设为0x00 本实验不使用流控，设为默认值0

f．UBRDIV0 ( R/W Baud rate divisior register 0 )：设为12 本实验未使用PLL， PCLK=12MHz，设置波特率为57600，则由公式 UBRDIVn = (int)(PCLK / (bps x 16) ) –1 可以计算得UBRDIV0 = 12，请使用S3C2410数据手册第314页的误差公式验算一下此波特率是否在可容忍的误差范围之内，如果不在，则需要更换另一个波特率(本实验使用的 57600是符合的)。

void init_uart( )

{//初始化UART

GPHCON |= 0xa0; //GPH2,GPH3 used as TXD0,RXD0

GPHUP = 0x0c; //GPH2,GPH3内部上拉

ULCON0 = 0x03; //8N1(8个数据位，无校验位，1个停止位)

UCON0 = 0x05; //查询方式

UFCON0 = 0x00; //不使用FIFO

UMCON0 = 0x00; //不使用流控

UBRDIV0 = 12; //波特率为57600 10 }

2、发送数据：

a．UTRSTAT0 ( UART channel 0 Tx/Rx status register )：位[2]：无数据发送时，自动设为1。当我们要使用串口发送数据时，先读此位以判断是否有数据正在占用发送口。位[1]：发送FIFO是否为空，本实验未用此位位[0]：接收缓冲区是否有数据，若有，此位设为1。本实验中，需要不断查询此位一判断是否有数据已经被接收。

b．UTXH0 (UART channel 0 transmit buffer register )：把要发送的数据写入此寄存器。

void putc(unsigned char c)

{

while( ! (UTRSTAT0 & TXD0READY) ); //不断查询，直到可以发送数据

UTXH0 = c; //发送数据

}

3、接收数据：

a．UTRSTAT0：如同上述“2、发送数据”所列，我们用到位[0]

b．URXH0 (UART channel 0 receive buffer register )：当查询到UTRSTAT0 位[0]=1时，读此寄存器获得串口接收到的数据。

unsigned char getc( )

{

while( ! (UTRSTAT0 & RXD0READY) ); //不断查询，直到接收到了数据

return URXH0; //返回接收到的数据

}

中断 Interrrupt

SUBSRCPND和SRCPND寄存器表明有哪些中断被触发了，正在等待处理(pending)；

SUBMASK(INTSUBMSK寄存器)和MASK(INTMSK寄存器)用于屏蔽某些中断。

1、“Request sources(without sub -register)”中的中断源被触发之后，SRCPND寄存器中相应位被置1，如果此中断没有被INTMSK寄存器屏蔽、或者是快中断(FIQ)的话，它将被进一步处理

2、对于“Request sources(with sub -register)”中的中断源被触发之后，SUBSRCPND寄存器中的相应位被置1，如果此中断没有被INTSUBMSK寄存器屏蔽的话，它在 SRCPND寄存器中的相应位也被置1，之后的处理过程就和“Request sources(without sub -register)”一样了

请打开S3C2410数据手册357页，“Figure 14-2. Priority Generating Block”显示了各中断源先经过6个一级优先级仲裁器选出各自优先级最高的中断，然后再经过二级优先级仲裁器选从中选出优先级最高的中断。IRQ的中断优先级由RIORITY寄存器设定，请参考数据手册365页，RIORITY寄存器中ARB_SELn(n从0到6)用于设定仲裁器n各输入信号的中断优先级，例如ARB_SEL6[20:19](0最高，其后各项依次降低)：

00 = REQ 0-1-2-3-4-5 01 = REQ 0-2-3-4-1-5

10 = REQ 0-3-4-1-2-5 11 = REQ 0-4-1-2-3-5

RIORITY寄存器还有一项比较特殊的功能，如果ARB_MODEn设为1，则仲裁器n中输入的中断信号的优先级别将会轮换。例如ARB_MODE6设为1，则仲裁器6的6个输入信号的优先级将如下轮换(见数据手册358页)

使用中断的步骤：

1、当发生中断IRQ时，CPU进入“中断模式”，这时使用“中断模式”下的堆栈；当发生快中断FIQ时，CPU进入“快中断模式”，这时使用“快中断模式”下的堆栈。所以在使用中断前，先设置好相应模式下的堆栈。

2、对于“Request sources(without sub -register)”中的中断，将INTSUBMSK寄存器中相应位设为0

3、将INTMSK寄存器中相应位设为0

4、确定使用此的方式：是FIQ还是IRQ。

a．如果是FIQ，则在INTMOD寄存器设置相应位为1

b．如果是IRQ，则在RIORITY寄存器中设置优先级

使用中断的步骤：

5、准备好中断处理函数，