- 博客(2)
- 收藏
- 关注
RSS订阅原创 基于FPGA的时钟IP核介绍
时钟IP核介绍一、时钟IP核（MMCM PLL）简介。一般简单的代码只能用于时钟的分频，而对于倍频却无法实现。本次小编主要介绍一下时钟IP核（PLL和MMCM）的简单使用，实现频率的倍频、分频、相位动态调整等。在Xilinx的FPGA中，CMT包含PLL和MMCM。PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。MMCM（混合模式时钟管理）：是基于PLL的新型混合模式时钟管理器，实现了最
2021-01-24 21:04:11
2069
原创 基于FPGA的交通灯系统
基于FPGA的交通灯系统一、实验目的1．学习和掌握将实践中的要求抽象为逻辑需求关系的方法。2．掌握将小型数字系统划分为控制器和处理器的方法。3．掌握依据ASM图设计小型数字系统的方法4．掌握小型数字系统的调测方法5．掌握可编程器件及其开发软件的使用方法二、主要仪器设备及软件硬件：FPGA核心板（xc7a35tftg256_1)软件：vivado2018.3三、实验任务十字路口的交通灯管理系统。在主干道和小道的十字交叉路口，设置交通灯管理系统，管理车辆运行。小道路口设有传感器C（此处以按
2021-01-23 12:21:11
3815
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人