EDA技术与FPGA的分歧终端机设计仿真

CCunun

于 2021-05-23 14:42:18 发布

阅读量909

点赞数 1

文章标签： fpga

本文链接：https://blog.csdn.net/CCunun/article/details/117195100

版权

本文介绍了一个基于FPGA的数值比较器设计，该设计通过EDA技术完成。电路输入A和B，根据二者大小关系输出平局、A胜利或B胜利的判定结果。在高位不等时，比较结果取决于高位；高位相等则由低位决定。通过仿真验证，当A输入01，B分别输入01、10、00时，得到平局、B胜利和A胜利的输出，证实了设计的正确性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

系统逻辑电路图：

系统设计过程

本设计为一个组合逻辑电路，输入A、B值，判定显示A、B的选择，输出有三种判定结果分别为平局（A=B），A胜利（A>B），B胜利（B>A）,本设计为一个数值比较器，对AB两个数值进行比较，以此来判定大小的逻辑电路。当高位不相等时候，无需再比较低位，两个数比较结果就是高位比较的结果。当高位相等时候，两个数比较结果由低位比较的结果决定，逻辑大小为10>01>00。

源代码

module stone(Y,A,B);

input[3:0]A;

input[3:0]B;

output[2:0]Y;

reg[2:0]Y;

always@(A or B)

begin

if(A>B)

Y <= 3'b001;

else if(A == B)

Y <= 3'b010;

else

Y <= 3'b100;

end

endmodule