- 博客(2)
- 收藏
- 关注
RSS订阅原创 AD9689+HMC7044调试记录（一）
调试需要PLL1和PLL2锁定，产生122.88*21=2580.48MHz时钟，然后1/8/16/512分频输出2580.48MHz、322.56MHz、161.28MHz和5.04MHz。使用ADI的ADIsimCLK设计与评估软件可以对比下采用122.88MHz参考，产生2580.48MHz时钟和3200MHz时钟质量的差异。CLKINx和OSCIN引脚输入晶振频率可以根据实际情况修改设计，例如，你想产生3GHZ时钟，就建议你使用100MHz参考。PLL1可以不用，只用PLL2。
2024-05-27 23:22:12
924
4
原创 Xilinx公司KCU105开发板FMC使用设置
项目中需要调试新设计的AD9689子卡，采用FMC连接方式，由于是第一版，硬件工程师没有将HMC7044的时钟连接至MGT参考上，无法使用自己设计的FPGA电路板，因此使用了Xilinx公司的KCU105开发板进行调试。第一次使用KCU105开发板，记录下需要进行的设置。KCU105开发板上FMC设计采用VITA57.1标准，FMC子卡上应放置24C02 EEPROM器件，当FMC子卡插入开发板中，开发板上电会进行检测，如果板内没有EEPROM器件，VADJ使能会被关闭。自己设计的AD9689子卡未加E
2024-05-24 17:54:42
372
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人