AD9689+HMC7044调试记录（二）

1.调试背景

新设计的AD9689子卡，采用FMC连接方式，使用Xilinx公司的KCU105开发板进行调试。子卡上主要的芯片是ADI公司的高速模数转换芯片AD9689-2600和时钟芯片HMC7044。HMC7044调试完成后，开始调试AD9689-2600。

2.AD9689工作模式

2.1全带宽模式

• 双通道，全带宽，因此M=2。
• 采用JESD204B（子类 1）编码串行数字输出，使用8Lane，L=8。
• 2.58048GSPS采样率，不抽取，fout=2.58048G，Lane Rate=5*2.58048=12.9024Gbps。

JESD204B link的基本参数确定后，可以根据公式计算Lane的速率，也可以查询AD9689数据手册中表33，很方便。Lane的速率也要考虑使用的FPGA是否支持。

2.2数字下变频模式

后期根据项目需要，使用了AD9689数字下变频功能，使用了DDC0和1，Decimation Ratio
=4，并利用NCO进行了频率转换。此时，M=4，L=8，fout=fs/Decimation Ratio，将数据转换成了IQ正交数据，方便后面数据处理。

信号抽取之后，可用的模拟输入带宽会相应的降低。

NCO可设置范围是-fS/2 ~ +fS/2，根据需要设置的频率按照数据手册示例，计算寄存器数值即可。

如果输入信号频率大于+fS/2，要选择正确的NCO值，防止频谱翻转。下图截自Xilinx RFSOC芯片IP核，供参考。

3.AD9689配置过程

参考数据手册中的两个配置示例，全带宽模式寄存器设置如下：

000081,//SPI soft reset,配置完需要等待5-10ms
004000,//Fast Detect A B output
020000,//全带宽模式
020100,//全带宽模式
057115,//JESD204B link power-down
055004,//测试模式，055000正常输出
058B87,//扰码打开，L=8
058C00,//F=1
058E01,//M=2
056E00,//lane rate = 6.75-13.5Gbps
058F0D,//N=14
05B245,//调整lane输出顺序
05B376,//调整lane输出顺序
05B503,//调整lane输出顺序
05B621,//调整lane输出顺序
057114,//JESD204B link power-up,需要等待5-10ms
056100,//设置编码格式：偏移二进制
12284F,//AD9689 JESD204B Initialization
12280F,//AD9689 JESD204B Initialization
122200,//AD9689 JESD204B Initialization
122204,//AD9689 JESD204B Initialization
122200,//AD9689 JESD204B Initialization
126208,//AD9689 JESD204B Initialization
126200,//AD9689 JESD204B Initialization
856F00,//读取PLL状态，bit7为1代表锁定

数字下变频模式寄存器设置如下：

000081;//SPI soft reset,需要等待5-10ms            
000803;//Fast Detect A B output               
020002;//抽取模式，两个DDC                                
020102;//抽取系数4
031040;//fs Hz IF mode，抽取系数4
031100;//channel A 
0316A3;//FTW设置
03178B;//FTW设置
03182E;//FTW设置
0319BA;//FTW设置
031AE8;//FTW设置
031BA2;//FTW设置
039001;//MAW设置
039100;//MAW设置
03980B;//MBW设置
039900;//MBW设置
033040;//fs Hz IF mode，抽取系数4
033105;//channel B 
0336A3;//FTW设置
03378B;//FTW设置
03382E;//FTW设置
0339BA;//FTW设置
033AE8;//FTW设置
033BA2;//FTW设置
03A001;//MAW设置
03A100;//MAW设置
03A80B;//MBW设置
03A900;//MBW设置                        
057115;//JESD204B link power-down                                  
058B87;//扰码打开，L=8                             
058C00;//F=1                                  
058E03;//M=4                                  
056E00,//lane rate = 6.75-13.5Gbps           
058F0D;//N=14                                 
05B276;//调整lane输出顺序                           
05B335;//调整lane输出顺序                           
05B512;//调整lane输出顺序                           
05B604;//调整lane输出顺序
056101;//设置编码格式：偏移二进制
057114;//JESD204B link power-up,需要等待5-10ms                                                       
12284F;//AD9689 JESD204B Initialization       
12280F;//AD9689 JESD204B Initialization       
122200;//AD9689 JESD204B Initialization       
122204;//AD9689 JESD204B Initialization       
122200;//AD9689 JESD204B Initialization       
126208;//AD9689 JESD204B Initialization       
126200;//AD9689 JESD204B Initialization       
856F00;//读取PLL状态，bit7为1代表锁定