【梳理】数字设计基础与应用第3章时序逻辑基础 3.2 触发器

最新推荐文章于 2024-03-01 14:37:18 发布

山上一缕烟

最新推荐文章于 2024-03-01 14:37:18 发布

阅读量2.6k

点赞数 1

分类专栏：基础课 # 数字电子技术

本文链接：https://blog.csdn.net/COFACTOR/article/details/102821563

版权

本文介绍了触发器在数字设计中的基本概念，包括SR、D、JK、T触发器的特点和工作原理。重点讲解了基本SR触发器的结构、约束条件、状态转换以及在防抖电路中的应用。此外，还探讨了D、JK触发器的功能以及集成触发器的使用注意事项，如建立时间、保持时间和延迟时间等。

摘要由CSDN通过智能技术生成

教材：数字设计基础与应用第二版邓元庆关宇贾鹏石会编著清华大学出版社
源文档高清截图在后
3.2 触发器
1、触发器（flip-flop）的特点是：不触不发，一触即发。只有在特定的外部信号作用下，触发器的状态才变化。触发器有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态，故也称“双稳态触发器”。双稳态触发器按逻辑功能分类为：SR、D、JK、T、T’等。

2、基本SR（RS）触发器的结构如图。输入信号上的非号表示低电平有效，输出、输出端带有小圈，表示逻辑非。Q和Q’是触发器的两个互补输出端。规定Q的逻辑值表示触发器的状态。使Q = 1的操作称为置位（set）或置1，使Q = 0的操作称为复位（reset）或置0（clear）。

当S’ = R’ = 0时，先经过与运算，结果一定为0，然后经过非运算，结果为1，所以Q’ = Q = 1。这违背了触发器的两个输出信号Q和Q’应该互补的规定。而且，如果S’和R’同时从0变为1，触发器的输出状态会受与非门的工作速度的影响。速度快的与非门在输入端变为1后经过与运算产生中间结果1，最终再输出0，速度慢的仍然输出1。由于无法确知与非门的延迟差异，因此触发器的稳态是0还是1不确定，这违背了电路设计的确定性原则。因此应该坚决禁止出现这种情况。
不难推出基本SR触发器的真值表如下。可见，基本SR存储发起具有置位、复位、保持三种功能，简记为“全0非法，全1保持；01置1，10置0”。当输入为全1时，如果输入信号不变化，触发器的状态将保持下去，因此它能够存储一位二进制信息，即具有记忆功能。输入信号S’和R’分别起置位和复位作用，且都是低电平有效。基本SR触发器结构简单，是各种实用触发器的基础。