【梳理】数字设计基础与应用 第3章 时序逻辑基础 3.4 移位寄存器

教材：数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社
源文档高清截图在后

3.4 移位寄存器

1、移位寄存器（shift register）是用于寄存二进制信息并将信息移位的时序逻辑电路，只能寄存二进制信息的称为寄存器。移位寄存器在数字通信中应用极其广泛。例如远程通信中，发送端将要发送的信息送入移位寄存器，然后信息被逐位移出到发送线路（称为数据格式的并入串出变换）；接收端从接收线路逐位接收信息并送入移位寄存器，接收完一个完整的数据组后才取走数据（串入并出变换）。寄存器和移位寄存器一般由D触发器构成。

2、下图是用带异步置位、复位端的D触发器构成的4位右移寄存器。CLK的每个上升沿，数据右移一位，输入数据被移入Q0寄存。虽然各个D触发器几乎同时接收到上升沿，但触发器存在一定的延迟性，所以每次上升沿期间D只能移动一位。改变D端的连接方式，可以将其改成左移寄存器。

3、常用的MSI移位寄存器如下图，串行输入指的是数据逐位输入，并行输入值的是各位数据同时输入。输出同理。

74198是24针的芯片，其逻辑符号和功能表如图。SRG为移位寄存器的限定符，SRG8表示8位移位寄存器。74198具有5种工作模式：异步清零、保持、同步右移、同步左移、同步质数。异步清零信号CLR’低电平有效，优先级最高。M1M0控制其余4种工作方式的选择，其值为00、01、10、11时，74198分别工作于保持、同步右移、同步左移和同步置数状态。QA到QH总是并行输出端。A~H是并行输入端，DL和DR分别是左移和右移数据输入端，QA和QH分别是左移和右移模式下的最终输出端。而另一种常用的移位寄存器74194除了是4位外，完全与74198相同。

4、当移位寄存器级联扩展时，在各个寄存器正常接线的基础上，低位寄存器的串行输出接到高位寄存器的串行输入端，就可以实现级联。每个寄存器的A到H端总是置数端。