如何在PCB布局中减少寄生电容？

电子系统中的噪声有多种形式。无论是从外部来源接收到的，还是在PCB布局的不同区域之间传递，噪声都可以通过两种方法无意中接收：寄生电容和寄生电感。寄生电感相对容易理解和诊断，无论是从串扰的角度还是从板上不同部分之间看似随机噪声的耦合。

处理寄生电容并不一定更难，但确实需要理解PCB布局几何形状将如何影响互电容。在高频操作的系统中，或者在高dV/dt节点可以创建电容耦合噪声的地方，一些简单的PCB布局选择可以帮助减少寄生元件。在本文中，将一般性地描述如何减少寄生电容，并提供一些在高频路由以及在开关转换器中的例子。

 识别并减少寄生电容

虽然没有单一公式用于寄生电容，但它有一个一般定义：

- 寄生电容是两个通过绝缘体分隔的导电结构之间存在的非故意电容（通常是不希望的）。

有时，这种非预期的电容实际上是有益的，在这种情况下，我们不使用“寄生”这个词来描述它。以电源-地平面对为例；这种简单结构有助于提供一个大的电荷储备，以支持具有高输入/输出数量的高速组件，因为它具有固有的电容性。另一个例子是在共面波导中，基本上是利用寄生电容来将互连的阻抗设置为所需的值。

在PCB中，寄生电容几乎可以出现在任何地方。看看下面的布局；我指出了一些寄生电容明显的区域。这只显示了顶层产生的电容，但任何层都可能有电容。

正如上面的定义所暗示的，寄生电容出现在任何由介电体分