UnknownWonder-CSDN博客

原创【ZYNQ开发AD9361信号处理项目】（二）构建HDL工程

上次提到，通过ADI官方提供的参考设计仓库，使用make脚本可以自动调用tcl文件，轻松地构建Vivado工程。本工程的主要目的是移植官方的参考设计，实现一个ZC702开发板驱动两片AD9361，即两片AD-FMCOMMS3评估板卡。本文重点介绍RTL工程的结构，分析verilog和硬件约束代码，以及如何修改这些文件来实现硬件层面的移植。

2025-01-02 16:00:48 3344

原创 AD9361多片同步与相位同步（本振同步）机制详解

对于需要多片AD9361同步采集的应用，例如在进行波束形成、DOA估计、MIMO等应用时，需要对所有的收发通道进行同步，保证在收发的逻辑上不会引入相位差，否则将导致误差。AD9361的同步过程可以分为基带同步和相位同步，对于基带同步，可以使用AD9361支持的多设备同步机制（multiple chips synchronization, mcs），通过硬件参考时钟和软件触发来实现多个设备同步；对于相位同步，也被称之为本振同步，虽然AD9361芯片本身没有相位同步机制，但是可以测量相位差，后续补偿实现同步

2024-12-30 14:37:57 4913

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

CSDN__cyl的博客

原创【ZYNQ开发AD9361信号处理项目】（二）构建HDL工程

原创 AD9361多片同步与相位同步（本振同步）机制详解

原创【ZYNQ开发AD9361信号处理项目】（一）AD官方参考设计

原创【数字IC&FPGA项目】AHB_UART-FIFO控制器设计

原创 Linux扩展分区（虚拟机）

空空如也

空空如也

原创 【ZYNQ开发AD9361信号处理项目】（二）构建HDL工程

原创 AD9361多片同步与相位同步（本振同步）机制详解

原创 【ZYNQ开发AD9361信号处理项目】（一）AD官方参考设计

原创 【数字IC&FPGA项目】AHB_UART-FIFO控制器设计

原创 Linux扩展分区（虚拟机）

空空如也

空空如也

原创【ZYNQ开发AD9361信号处理项目】（二）构建HDL工程

原创【ZYNQ开发AD9361信号处理项目】（一）AD官方参考设计

原创【数字IC&FPGA项目】AHB_UART-FIFO控制器设计