该Verilog代码实现了一个时间设置模块，包括分钟和小时的加一功能。当使能信号EN为高时，通过key0和key2输入进行分钟和小时的递增操作，确保不超过最大值。
---设置时间模块，EN='1'是这模块的使能信号---
library IEEE;
use IEEE.std_logic_1164.ALL;
use IEEE.std_logic_unsigned.ALL;
entity settime is
port(m0:out std_logic_vector(3 downto 0);
m1:out std_logic_vector(3 downto 0);
h0:out std_logic_vector(3 downto 0);
h1:out std_logic_vector(3 downto 0);
EN:in std_logic;
key0:in std_logic;
key2:in std_logic);
end settime;
architecture behav of settime is
signal setm0:std_logic_vector(3 downto 0):="0000";
signal setm1:std_logic_vector(3 downto 0):=&
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
