USB3.0：VL817Q7-C0的LAYOUT指南（二）

本文着重讲解市面上常见的USB3.0集线器驱动芯片威盛VL817-Q7C0的layout布局处理以及注意事项。可分为三小节。上节我们分享到了VL817的PCB布局的重点说明以及注意事项，接下来说说第二小节VL系列PCB的布局检查。

一：USB3.0阻抗线注意事项：

Up port －＞ Down ports / SATA

注： ※阻抗，每組阻抗線的間距， GND Shielding ， GND Via

 

2.Power:

a. Power 源頭 (DC JACK / Up port) －＞ chip

                                                         －＞各 ports / SATA

b. Power Plane，Power 粗細：1A≒40mil(銅厚 1oz)，1via≒0.5A

每個 port power 的需求， chip power 的需求

3. De-Cap:

de-Cap 擺置，越靠近越好且 GND pad 朝 chip 的 E-pad

每個 de-Cap 的 GND pad 旁要有 1 個 GND via

4. 整個 PCB GND vias 的分佈

各層 GND vias 的分佈， 300~400mil 至少要有 1 個 GND via

第一节：VL817的PCB布局的重点说明以及注意事项

  传送门：USB3.0：VL817Q7-C0的LAYOUT指南_Q2185126449的博客-CSDN博客https://blog.csdn.net/Chipsupply/article/details/125913027?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522165891646116781685321565%2522%252C%2522scm%2522%253A%252220140713.130102334.pc%255Fall.%2522%257D&request_id=165891646116781685321565&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~first_rank_ecpm_v1~rank_v31_ecpm-1-125913027-null-null.142%5Ev35%5Econtrol,185%5Ev2%5Econtrol&utm_term=VL817%E5%B8%83%E5%B1%80&spm=1018.2226.3001.4187