STM32F4xx常用时钟简单了解

如图：
从上往下看：

1. 32kHz的LSI时钟可以供独立看门狗使用，
2. 32kHz的LSI时钟和32.768kHz的LSE时钟都可以作为实时时钟外设RTC的时钟源；
3. HSE时钟经2-31分频后也可以作为RTC时钟源；
4. 向左箭头的SYSCLK,LSE和HSI均可以经过分频后通过特定引脚向外输出；
5. 系统时钟SYSCLK可以从HSI,HSE或者PLLCLK时钟三者之间选择，最高可以配置到168Mhz；
6. 另外PLL48CK可以做用于生成 USB OTG FS 的时钟 (48 MHz)、随机数发生器的时钟 (≤48 MHz) 和 SDIO 时钟 (≤48 MHz)；
7. PLLI2SCLK时钟为用于生成精密时钟的专用PLL时钟，从而在 I2S 接口实现高品质音频性能；

注意：使用外接晶振或陶瓷电容时做HSE时，此种方法特别要注意外部晶振/谐振器和负载电容的引脚要尽可能的靠近振荡器的引脚，以尽量减小输出失真和起振的稳定时间；
常用寄存器：
1.RCC事中控制寄存器（RCC->CR）中的HSERDY为外部高速振荡器稳定标志，在启动时，一定要等待此标志位被硬件置1后才能使用HSE时钟，RCC->CR中的HSE ON可以使能HSE时钟。

2.RCC->PLLCFGR用于根据公式配置PLL时钟输出。
f(VCO 时钟) = f(PLL 时钟输入) × (PLLN / PLLM)；
f(PLL 常规时钟输出) = f(VCO 时钟) / PLLP；
f(USB OTG FS, SDIO, RNG 时钟输出) = f(VCO 时钟) / PLLQ；
3.RCC->CFGR用于设置HCLK分频（bit7:4）APB1(bit12:10),APB2(bit15:13)分频，选择系统时钟(bit1:0)。
4.RCC->CSR中的LSION可以使能LSI时钟，RCC->CSR中的LSIRDY可以指示LSI是否稳定。
5.SYSCLK时钟选择，系统复位后默认选择系统时钟为HIS，RCC->CR中的状态位指示那些时钟稳定工作，RCC->CFGR可以选择系统时钟。

正点原子寄存器版本程序中设置系统时钟的大致思路就是先打开HSI提供默认系统时钟，然后在具体配置主PLL时钟，使用HSE作为PLL时钟源，并选择主PLL时钟作为系统时钟。将外部的8MHzHSE倍频到168MHz。

其源码如下：

Stm32_Clock_Init(336,8,2,7);	//设置时钟168Mhz

void Stm32_Clock_Init(u32 plln,u32 pllm,u32 pllp,u32 pllq)
{  
	RCC->CR|=0x00000001;		//设置HISON,开启内部高速RC振荡
	RCC->CFGR=0x00000000;		//CFGR清零 
	RCC->CR&=0xFEF6FFFF;		//HSEON,CSSON,PLLON清零 
	RCC->PLLCFGR=0x24003010;	//PLLCFGR恢复复位值 
	RCC->CR&=~(1<<18);			//HSEBYP清零,外部晶振不旁路
	RCC->CIR=0x00000000;		//禁止RCC时钟中断 
	Sys_Clock_Set(plln,pllm,pllp,pllq);//设置时钟 
}


void Stm32_Clock_Init(u32 plln,u32 pllm,u32 pllp,u32 pllq)
{  
	RCC->CR|=0x00000001;		//设置HISON,开启内部高速RC振荡
	RCC->CFGR=0x00000000;		//CFGR清零 
	RCC->CR&=0xFEF6FFFF;		//HSEON,CSSON,PLLON清零 
	RCC->PLLCFGR=0x24003010;	//PLLCFGR恢复复位值 
	RCC->CR&=~(1<<18);			//HSEBYP清零,外部晶振不旁路
	RCC->CIR=0x00000000;		//禁止RCC时钟中断 
	Sys_Clock_Set(plln,pllm,pllp,pllq);//设置时钟 
	//配置向量表				  
#ifdef  VECT_TAB_RAM
	MY_NVIC_SetVectorTable(1<<29,0x0);
#else   
	MY_NVIC_SetVectorTable(0,0x0);
#endif 
}