自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

DIAODIDIDI的博客

原创 pta-L1-017 到底有多二

pta-L1-017 到底有多二

2022-09-03 11:29:37 471

原创 pta-L1-016 查验身份证

pta-L1-016 查验身份证

2022-08-31 11:18:27 575

原创 pta L1-011 A-B

pta L1-011 A-B

2022-08-31 11:09:00 174

原创 pta-L1-009 N个数求和

pta-L1-009 N个数求和

2022-08-20 18:50:42 234

原创 L1-003 个位数统计

pta-L1-003 个位数统计

2022-08-18 18:07:25 122

原创 L1-002 打印沙漏

pat-L1-002 打印沙漏

2022-08-18 10:57:03 214

原创 PAT ——1001 a+b format

PTA真题1001 A+B Format

2022-08-17 18:46:32 121

原创学习笔记-day1

Verilog实现一位全加器 1.输入可以连续写入，中间需要加‘，’；最后一个变量（一般是输出）不用加符号，括号最后是‘；’ 2.assign语法的使用：assign是赋值语句,用法：，还可以赋值多个变量，如：,其中变量的前者是进位，后者就是本位. eg: module demo001( input A,B,Ci, output F,Cj ); assign {Cj, F} = A + B + Ci; endmodule ...

2022-03-29 02:15:00 221

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示

确定要删除当前文章？

取消删除