内部存储器——①静态存储器

计算机原理 专栏收录该内容
13 篇文章 0 订阅

 在现代计算机中,存储器处于全机中心地位,其原因是:

(1) 当前计算机正在执行的程序和数据(除了暂存于CPU寄存器的)均存放在存储器中。CPU直接从存储器取指令或存取数据。

(2) 计算机系统中输入输出设备数量增多,数据传送速度加快,因此采用了直接存储器存取(DMA)技术和I/O通道技术,在存储器与输入输出系统之间直接传送数据。

(3) 共享存储器的多处理机的出现,利用存储器存放共享数据,并实现处理机之间的通信,更加强了存储器作为全机中心的地位。

    由于中央处理器都是由高速器件组成,不少指令的执行速度基本上取决于主存储器的速度。所以,计算机解题能力的提高、应用范围的日益广泛和系统软件的日益丰富,无一不与主存储器的技术发展密切相关。

 

一、存储器概述

        存储器是一个记忆装置,用来存放程序和数据。它是计算机五大功能部件中的重要部件,是计算机能够实现“存储程序控制”的基础。

 

        通常,将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或者软件和硬件相结合的方法连接起来就组成了存储系统。

 

(一)几个基本概念


1、存储器:是计算机系统中的记忆设备,用来存放程序和数据。

2、存储元:存储器的最小组成单位,用以存储1位二进制代码。 

3、存储单元:是CPU访问存储器基本单位,由若干个具有相同操作属性的存储元组成。 

4、单元地址:在存储器中用以表识存储单元的唯一编号,CPU通过该编号访问相应的存储单元。 

5、字存储单元:存放一个字的存储单元,相应的单元地址叫字地址。 

6、字节存储单元:存放一个字节的存储单元,相应的单元地址叫字节地址 

7、按字寻址计算机:可编址的最小单位是字存储单元的计算机。 

8、按字节寻址计算机:可编址的最小单位是字节的计算机。 

9、存储体:存储单元的集合,是存放二进制信息的地方

 

存储器各个概念之间的关系

 

(二)存储器功能


 

(1)存取方式:随机存储器与存取时间和存储单元的物理位置无关。

(2)存储介质:目前主要采用半导体器件和磁性材料。

(3) 系统中的作用一 -可分为外部存储器、内部存储器;又可分为主存储器、高速缓冲存储器、控制存储器、辅助存储器。

(4) 信息易失性:断电后信息消失的存储器,称为易失性存储器。

 

(三)主存储器概述:


 

CPU通过使用AR (地址寄存器)、DR (数据寄存器)和总线与主存进行数据传送。为了从存储器中取一个信息字,CPU必须指定存储器字地址并进行“读’操作。

CPU需要把信息率的地址送到AR,经地址总线送往主存储器、同时,CPU应用控制线(read) 发一个“读”请求。此后,CPU等待从主存储器发来的回答信号通知CPU“读”操作完成。

主存储器通过ready线做出回答,若ready信 号为“1”,说明存储器的内容已经读出,并放在数据总线上,送人DR,这时“取”数操作完成。

为了"存”一个字到主存,CPU先将信息在主存中的地址经AR送地址总线,并将信息字送DR、同时发出“写”命令,CPU等待写操作完成信号;

主存储器从数据总线接收到信息字并按地址总线指定的地址存储,然后经ready控制线发回存储器操作完成信号、这时“存”数操作完成。

 

(四)主存和高速缓存之间的关系:

在CPU和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区

为解决CPU和主存之间的速度差距,提高整机的运算速度

存取速度最快,容量小,存储控制和,管理由硬件实现

 

缓存----主存层次和主存----辅存层次

 

(五)存储器分类


 

        构成存储器的存储介质,目前主要采用的是半导体器件和磁性材料。存储器中最小的存储单位,我们成为是存储位元,即存放一位二进制代码。由若干个存储位元可以组成一个存储单元。由许多存储单元就可以组成一个存储器。

 

1. 按存储介质分  

  • 半导体存储器:用半导体器件组成的存储器。

  • 磁表面存储器:用磁性材料做成的存储器。 

  • 磁表面存储器:在金属或者塑料基体上,涂覆一层磁性材料。常见的有磁盘、磁带等。多做辅助存储器。

  • 光存储器:采用激光技术控制访问的存储器,存储容量大,多做辅助存储器。

2. 按存储方式分  

  • 随机存储器:任何存储单元的内容都能被随机存取,且存取时间和存储单元的物理位置无关。半导体存储器都是随机存储器。

  • 顺序存储器:只能按某种顺序来存取,存取时间和存储单元的物理位置有关。

3. 按存储器的读写功能分 

  • 只读存储器(ROM):存储的内容是固定不变的,只能读出而不能写入的半导体存储器。只读存储器(ROM)所存储的内容是固定不变的,只能读出而不能写入的半导体存储器。它通常用于存放固定不变的程序、字符、汉字字型库及图形符号等。由于它和读写存储器共享主存储器的相同地址空间,因此仍属于主存储器的一部分。

    (1) MASK ROM (掩模型只读存储器)

    (2) PROM ( Programmable ROM,可编程只读存储器)

    (3) EPROM ( Erasable Programmable,可擦可编程只读存储器)

    (4) EEPROM ( Electrically ErasableProgrammable,电可擦除可编程只读存储器)

    (5) Flash Memory (快闪存储器)

  • 随机读写存储器(RAM):既能读出又能写入的半导体存储器。既能读出又能写入的半导体存储器。随机存储器(又称读写存储器)指通过指令可以随机地、个别地对各个存储单元进行访问,访问所需时间一般基本固定,与存储单元地址无关。在计算机系统中,不论是大、中、小型及微型计算机的主存储器主要都采用随机存储器。

4. 按信息的可保存性分  

  • 非永久记忆的存储器:断电后信息即消失的存储器。  

  • 永久记忆性存储器:断电后仍能保存信息的存储器。

5. 按在计算机系统中的作用分

    根据存储器在计算机系统中所起的作用,可分为: 主存储器、辅助存储器、高速缓冲存储器、微控制存储器等。

 

半导体存储器

 

(六)存储器层次结构


 

        对存储器的要求是:容量大,速度快,成本低。但是要在一个存储器中同时兼顾这三个方面是比较困难的。为此,目前的计算机系统中,通常采用多级存储器体系结构。

 

        通常把各种不同存储容量、不同存取速度的存储器,按一定的体系结构组织在一起,就形成了一个统一整体的存储系统。

 

目前,比较常用的存储系统是由高速缓冲存储器(cache)、主存储器和外存储器构成的三级存储系统。

 

  

图5.1-1 存储器的层次结构

 

 

 

图5.1-2 存储器的层次结构(从硬件角度)
 

 

为解决三者之间的矛盾,目前通常采用多级存储器体系结构,即使用高速缓冲存储器、主存储器和外存储器。

 

 

 

存储器的用途和特点

 

 

三级存储系统分为两个层次,其中高速缓冲存储器和主存之间层位Cache-主存层次,主存和辅存之间成为主存-辅存层次。

图5.1-3 两种存储层次
 

 

 

        Cache存储器是为了解决主存速度不足而提出来的。在cache和主存之间,增加辅助的硬件,构成一个整体。从cpu的角度看,速度接近cache的速度,容量是主存的容量,价格接近主存的价格。由于cache的管理是用硬件来管理的,因此对程序员和用户而言是透明的。

 

        虚拟存储器是为了解决主存容量不足而提出来的。在主存和辅存之间,增加辅助的软件和硬件,让它们构成一个整体。从cpu的角度看,速度接近主存的速度,容量接近辅存的容量,价格接近辅存的价格。由于虚拟存储器需要通过软件和硬件来统一管理,因此,对系统程序员是不透明的,但是对应用程序员是透明的。

 

层次间应满足的原则:

  • 一致性原则:处在不同层次的同一个信息应保持相同的值。

  • 包含性原则:处在内层的信息一定被包含在其外层的存储器中,反之则不成立,即内层存储器的全部信息,是其相邻外层信息的一部分的复制品

 

 

 

(七)存储器的技术指标


 

 

1.存储容量:存放信息的总数,容量S存储字数W*存储字长度L。通常以字节Byte)为单位B、KB、MB、GB、TB

 

2.存取时间TA(存储器访问时间):是存储器从接到寻找存储单元的地址码开始,到读出或存入数据为止所需要的平均时间,称为存储器的存取时间,记为tA,也称为取数时间,tA对随机存储器一般是指:从中央处理器CPU的地址寄存器门输出端发出读数请求时起,到所要求的读出信息出现在存储器输出端为止,这期间所需要化费的时间值。

 

3.存储周期TM:存储器进行一次完整的读写操作所需要的全部时间,称为存取周期。或具体地说,CPU连续两次访问存储器所需要的最短时间间隔。存储周期略大于存取时间,即TM>TA。

  tM = tA+复原时间:

  破坏性读出方式:tM=2tA。

  非破坏性读出:tM = tA+稳定时间

 

 

4.存储器的价格:通常以每位价格P来衡量。

 

5.存贮器带(频)宽BM:是单位时间内存储器所存取的信息量,称为数据传输率或称为存储器传输带宽bM。通常以位/秒或字节/秒做度量单位。

BM=W/TM

        其中,存储周期的倒数1/tM是单位时间(每秒)内能读写存储器的最大次数。W表示存储器一次读取数据的宽度,即位数,也就是存储器传送数据的宽度。

 

 

6.可靠性:主存储器的可靠性通常用平均无故障时间 MTBF(Mean Time Between Failures)来表征。MTBF指连续两次故障之间的平均时间间隔。显然,MTBF越长 ,意味着主存的可靠性越高。

 

7.功耗:作为目前的主存储器的主体的半导体存储器的功耗包括“维持功耗”和“操作功耗”,应在保证速度的前提下尽可能地减小功耗,特别是要减小“维持功耗”。

 

8.集成度 所谓集成度是指在一片数平方毫米的芯片上能集成多少个存储单元,每个存储单元存储一个二进制位,所以集成度常表示为位/片。      

 

9.存储器速度

(1)存储器取数时间(Memory Access Time) :从存储器写出/读入一个存储单元信息或从存储器写出/读入一次信息(信息可能是一个字节或一个字)所需要的平均时间,称为存储器的存数时间/取数时间,记为TA,也称为取数时间,TA对随机存储器一般是指: 从CPU的地址寄存器输出端开始发出读数命令,到读出信息出现在存储器输出端为止,这期间所需要花费的时间值。

  • 数据传输率:单位时间可写入存储器或从存储器取出的信息的最大数量,称为数据传输率或称为存储器传输带宽BM。BM =W/ TM

 

(八)主存储的基本结构


1.基本结构    

存储器是由存储体、地址寄存器、数据寄存器、和读/写控制线路组成。

图5.2-1 主存的组成框图

 

存储体:是主存储器的核心,程序和数据都存放在存储体中。

 

地址译码驱动电路:包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平,以表示选中了某一存储单元,然后由驱动器提供驱动电路去驱动相应的短些电路,完成对被选中存储单元的读写操作。

 

I/O和读写电路:包括放大器、写入电路和读写控制电路,用以完成被选中的存储单元中各位的读出和写入操作。

 

2.存储单元:

位是二进制数的最基本的单位,也是存储器存储信息的最小单位。

 

存储字:作为一个整体存入或读出存储器的若干位二进制信息。

 

存储单元:存放存储字或存储字节的主存空间村委存储单元或主存单元。

 

存储体:存储单元的集合。

 

存储单元地址:存储单元的编号。

 

一个存储单元可能存放一份字,也可能存放一个字节,对于字节编址的计算机,最小寻址单位就是一个字节,相邻的存储单元地址指向相邻的存储字节;对于字编址的计算机,最小寻址单位是一个字,相邻的存储单元地址指向相邻的存储字。 所以,存储单元是CPU对主存可访问操作的最小存储单位。

 

(九)主存储器的基本操作


主存储器和CPU的连接是由总线支持的。

图5.2-2 主存储器与CPU的联系

 

         CPU通过使用MAR和MDR和主存进行数据传送,若MAR为K位字长,MDR为n位字长,则允许主存包含2K个可寻址单位(字节或字)。在一个存储周期内,CPU和主存之间通过总线进行n为数据传送。控制总线包括控制数据传送的读(read)、写(write)和表示存储器功能完成的(ready)控制线。

 

1.读操作

(1)CPU必须指定存储器字地址,把信息字的地址送到AR,经地址总线送往主存储器;

(2)CPU应用控制线发出一个“读”请求;•CPU等待从主存储器发来的应答信号,通知CPU“读”操作完成。

(3)主存储器通过ready线做出回答,若ready信号为1,说明存储字的内容已经读出,并放在数据总线上送入MDR。

 

2.写操作

(1)CPU先将信息字在主存中的地址经MAR送地址总线;

(2)将信息字送MDR

(3)发出“写”命令,等待写操作完成信号;

(4)主存储器从数据总线上接收到信息字并按地址总线指定的地址存储,然后经ready控制线发挥存储器操作完成信号。

 

 

(十)存储器的读、写周期

     在与CPU连接时,  CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。

读周期:

        读周期与读出时间是两个不同的概念。 

        读出时间——从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。  

        读周期时间——则是存储器进行两次连续读操作时所必须间隔的时间,它总是大于或等于读出时间。 

 

 

SRAM存储器时序

静态存储器的读周期:地址有效→CS有效→数据输出→CS复位→地址撤销

tRC —— 读周期            tA —— 读出周期     tCO —— 片选到数据输出延迟tCX —— 片选到输出有效            tOTD —— 从断开片选到输出变为三态     tOHA —— 地址改变后的维持时间

 

 

静态 RAM (2114) 读 时序  

 

 

静态 RAM (2114) 写 时序  

 

写周期:地址有效→CS有效→数据有效→CS复位(数据输入)→地址撤销

静态存储器的读写周期

 

 

 

 

二、静态存储器

        主存储器通常分为RAM和ROM两大部分,RAM可读可写,ROM只能读不能写。

 

        静态RAM:靠双稳态触发器来记忆信息的;

 

        通常把存放一个二进制位的物理期间称为记忆单元,他是存储器的最基本的构件,地址码相同的多个记忆单元构成一个存储单元。RAM又可分为静态RAM(Static RAM ,SRAM)和动态RAM(Dynamic RAM,DRAM)两种。

 

(一)SRAM存储器

1.基本存储元

        基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。

 

图5.2-4 6管SRAM记忆单元电路

 

 

(1)存储元的工作原理:

        T1和T2管构成存储信息的双稳态触发器;T3和T4管构成门控电路,控制读写操作;T5和T6是T1和T2的负载管;字线用来选择这个记忆单元;两条位线用来传送读写信号;

 

        T1截止,T2导通,表示该记忆单元中存储的是“1”信息;T1导通,T2截止,表示该记忆单元中存储的是“0”信息;

当字线为低电平时,这个记忆单元未被选中,T3和T4截止,触发器与位线隔开,原存储信息不变,成为保持状态;当字线为高电平,这个记忆单元被选中,T3和T4导通,可进行读写操作。位线I/O被称为读写“1”线,位线        被称为读写“0”线;

 

        当字线为低电平时,这个记忆单元未被选中,T3和T4截止,触发器与位线隔开,原存储信息不变,成为保持状态;当字线为高电平,这个记忆单元被选中,T3和T4导通,可进行读写操作。位线I/O被称为读写“1”线,位线        被称为读写“0”线;

 

(2)读操作

因为T3和T4导通,相当于A和B点分贝与位线I/O和     相连,若记忆单元原存“1”,则I/O输出高电平,完成读“1”操作。若记忆单元原存“0”,则I/O线输出低电平,完成读“0”操作。

图5.2-5 读操作时序图

 

(3)写操作

如果要写入“1”,则在I/O线上输入高电平,      线上输入低电平,它们将分别通过T3和T4管迫使T1截止,T2导通,该记忆单元内容成为“1”,完成写“1”操作;

 

如果要写入“0”,则在I/O线上输入低电平,      线上输入高电平,它们将分别通过T3和T4管迫使T1导通,T2截止,该记忆单元内容成为“0”,完成写“0”操作;

 

图5.2-6 写周期时序图

 

 

16×1  bit SRAM

 

1K bit SRAM

 

 

2.SRAM存储器的组成

        一个SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成。

标题

(1)   存储体—— 存储单元的集合

  • 一个基本存储电路只能存储一个二进制位。

  • 将基本的存储电路有规则地组织起来,就是存储体。 

  • 存储体又有不同的组织形式:

         将各个字的同一位组织在一个芯片中;

         将各个字的4位组织在一个芯片中, 如:2114  1K×4;

         将各个字的8位组织在一个芯片中, 如:6116  2K×8;

    如图所示:存储体将4096个字的同一位组织在一个集成片中;    需16个片子组成4096×16的存储器;    4096通常排列成矩阵形式,如 64×64,由行选、列选线选中所需的单元。

 

(2)  地址译码器—— 地址译码器的输入信息来自CPU的地址寄存器

  •    单译码方式——适用于小容量存储器中,只有一个译码器。

 

  • 双译码方式——地址译码器分成两个,可有效减少选择线的数目。

 

 

(3) 驱动器——通常加在译码器的输出之后

       双译码结构中,在译码器输出后加驱动器,驱动挂在各条X方向选择线上的所有存储元电路。 

 

(4) I/O电路

        处于数据总线和被选用的单元之间, 控制被选中的单元读出或写入,放大信息。

 

(5) 片选与读/写控制电路

        在地址选择时,首先要选片,只有当片选信号有效时,此片所连的地址线才有效。

 

(6) 输出驱动电路

        为了扩展存储器的容量,常需要将几个芯片的数据线并联使用;另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。

 

 

 

3.SRAM结构与地址译码

(1)字结构或单译码方式

       ①存储容量M=W行×b列;

       ②阵列的每一行对应一个字,有一根公用的字选择线W;每一列对应字线中的一位,有两根公用的位线BS0与BS1 。

       ③ 存储器的地址不分组,只用一组地址译码器。

       ④ 优点:结构简单,速度快:适用于小容量M。 缺点:外围电路多、成本昂贵,结构不合理结构。

 

(2)位结构或双译码方式

        ①容量:N(字)×b(位)的RAM,把每个字的同一位组织在一个存储片上,每片是N×1;再把b 片并列连接,组成一个N×b的存储体,就构成一个位结构的存储器。

        ②在每一个N×1存储片中,字数N被当作基本存储电路的个数。若把N=2n 个基本存储电路排列成Nx行与Ny列的存储阵列,把CPU送来的n位选择地址按行和列两个方向划分成nx 和ny 两组,经行和列方向译码器,分别选择驱动行线X与列线Y。

        ③采用双译码结构,可以减少选择线的数目。

        ④ 优点:驱动电路节省,结构合理,适用于大容量存储器。

 

 

 

 

 

4.SRAM存储器芯片实例

Intel 2114——1024×4 的存储器:

  •  4096 个基本存储元,排成 64×64 (64×16×4) 的矩阵(平面效果);请问构成三维的立体效果应该怎样排列?

  • 需 10 根地址线寻址;

  • X 译码器输出 64 根选择线,分别选择 1-64 行; 

  • Y 译码器输出 16 根选择线,分别选择 1-16 列控制各列的位线控制门。

 

Intel 2114——1K×4  SRAM

 

 

 

 

  • 5
    点赞
  • 0
    评论
  • 14
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

©️2020 CSDN 皮肤主题: 黑客帝国 设计师:白松林 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值