- 博客(14)
- 收藏
- 关注
RSS订阅原创 cache存储器
一.cache基本原理1、cache的功能解决CPU和主存之间的速度不匹配问题。*一般采用高速的SRAM组成*CPU和主存之间的速度差别很大采用两级或多级Cache系统*早期的一级Cache在CPU内，二级在主板上*现在的CPU内带L1 Cache和L2 Cache*全由硬件调度，对用户透明2、cache基本原理*地址映射; *替换策略; *写一致性; *性能评价。3、Cache的命中率从CPU来看，增加一个cache的目的，就
2023-03-03 15:21:09
317
原创 并行存储器
前言: 由于CPU和主存储器之间在速度上是不匹配的，这种情况便成为限制高速计算机设计的主要问题。为了提高CPU和主存之间的数据传输率，除了主存采用更高速的技术来缩短读出时间外，还可以采用并行技术的存储器。一.双端口存储器1、双端口存储器的逻辑结构双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。由于进行并行的独立操作，因而是一种高速工
2023-03-01 20:51:35
924
原创 动态随机存取存储器（DRAM存储器）
一.DRAM存储元的工作原理SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图所示。二.DRAM芯片的逻辑结构如图a所示是一幅 1M×4位DRAMS片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC)。图(b)是该芯片的逻辑结构图。与SRAM不同的是: 1. 增加了行地址锁存器和列地址锁存器。由于DRAM存储器资量很大，地址线宽度相应要增加，这势必增加芯片地
2023-02-28 21:20:59
853
原创 静态随机存取存储器（SRAM）
前言:主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：静态读写存储器(SRAM)：存取速度快动态读写存储器(DRAM)：存储密度和容量比SRAM大。一.基本的静态存储元阵列如图所示为基本的静态存储元阵列: SRAM用锁存器（触发器）作为存储元。（只要直流供电电源一直加在这个记忆电路上，它就无期限的保持记忆的1状态或0状态。如果电源断电，则存储的数据（1或0）就会丢失。)任何一个SRAM，都有
2023-02-28 20:31:30
6278
1
原创 存储系统概述
一.存储系统的层次结构目前存储器的特点是:速度快的存储器价格贵，容量小:价格低的存储器速度慢，容量大。在计算机存储器体系结构设计时，我们希望存储器系统的性能高、价格低，那么在存储器系统设计时，应当在存储器容量，速度和价格方面的因素作折中考虑，建立了分层次的存储器体系结构如下图所示。 多级存储系统的＂金字塔＂结构1.高速缓冲存储器简称cache，它是计算机系统中的一个高速小容量半导体存储器。2.主存储器简称主存，是计算机系统的主要存储器，
2023-02-28 19:37:53
268
原创 浮点运算法
浮点加减运算:操作步骤:1.0操作数检查；2. 比较阶码并完成对阶（小阶向大阶对齐）;3.尾数求和运算;4. 结果规格化;5.舍入处理；6.溢出处理。提高浮点运算速度的方法:1.提高芯片计算核心的时钟频率2.增加计算核心的数量3.通过多级流水线技术4.乘加融合举例说明:
2023-02-27 20:54:24
105
原创 内部总线
前言:由于计算机内部的主要工作过程是信息传送和加工的过程，因此在机器内部各部件之间的数据传送非常频繁。为了减少内部数据传送线并便于控制，通常将一些寄存器之间数据传送的通路加以归并，组成总线结构，使不同来源的信息在此传输线上分时传送。分类:I.按照总线所处位置分:内部总线（CPU内各部件的连线） 外部总线（系统总线，即CPU与存储器，I/O系统之间的连线）II.按逻辑结构分:单向传送总线
2023-02-27 20:37:31
41
原创 定点加法，减法运算，全/半加器
一.补码加法公式:举例说明:二.补码减法公式:举例说明:三.溢出概念与检测方法定义:在定点整数机器中，数的表示范围|X|<(2"（2的n次方）-1)。在运算过程中如出现大于字长绝对值的现象，称为"溢出"。可能产生溢出的两种情况:·两正数加，变负数，正溢（大于机器所能表示的最大数）·两负数加，变正数，负溢（小于机器所能表示的最小数）举例说明:溢出的概念:检测方法:1.双符号位法（"变形补码"）举例说明:
2023-02-27 20:17:39
55
原创 数的机器码表示
前言：在计算机中对数据进行运算操作时，符号位如何表示呢？是否也同数值位一道参加运算操作呢?如参加，会给运算操作带来仆么影响呢？为了妥善地处理好这些问题，就产生了把符号位和数值位一起编码来表示相应的数的各种表示方法，如原码、补码、反码、移码。为了区别一般书写表示的数和机器中这些编码表示的数，通常将前者称为真值，后者称为机器数或机器码。原码特点：1.表示简单，易于同真值之间进行转换，实现乘除运算规则简单。2.进行加减运算十分麻烦。定义：正数的补码就是正数的本身，负数的补
2023-02-22 17:26:05
273
原创 计算机数据格式
前言：在选择计算机的数的表示方式时，需要考虑以下几个因素：①要表示的数的类型（小数、整数、实数和复数）；②可能的数值范围；③数值精确度；④数据存储和处理所需要的硬件代价。计算机中常用的数据表示格式有两种，一是定点格式，二是浮点格式。一般来说，定点格式容许的数值范围有限，要求的处理硬件比较简单。而浮点格式容许的数值范围很大，要求的处理硬件比较复杂。一.定点数的表示方法所谓定点格式，即约定机器中所有数据的小数点位置是固定不变的。由于约定在固定的位置，小数点就不再使用记号“.”来表示。原理上讲，小数点
2023-02-22 16:54:41
629
原创 字符和字符串的表示方法
前言：现代计算机不仅处理数值领域的问题，而且处理大量非数值领域的问题，这样一来必然要引入文字字母及某些专用符号，以便表示文字语言，逻辑语言等信息。例如，人机交换信息时使用英文字母、标点符号、十进制数及诸如反＄,%，+等符号。然而数字计算机只能处理二进制数据，因此，上述信息应用到计算机中时，都必须编写成二进制格式的代码，也就是字符信息用数据表示，称为符号数据。 目前国际上普遍采用的一种字符系统是七单位的IRA码（非规则重复累积码）。其美国版称为ASCII码（美国国家信息交换标准字符码），它包括10个
2023-02-22 16:17:52
157
原创 总线的概念
控制总线中各条线一般是单向的，有CPU发出的，也有进入CPU的，有高电平有效的，也有低电平有效的。数据总线的宽度指明了访问一次存储器或外设时能够交换数据的位数，控制总线包括CPU发出的各种控制命令（如存储器读/写，I/O读/写），请求信号与总裁信号，外设与CPU的时序同步信号，中断信号，DMA控制信号等。：守线的物理特性是指总线的物理连接方式，包括总线的根数，总线的插头，插座的形状，引角线的排列方式等。（2）CPU同计算机系统的其他高速功能部件，如存储器，通道等互相连接的总线，称为系统总线。
2022-12-18 17:14:57
264
原创 总线的内部结构
早期总线的内部结构如图所示，它实际上是处理器芯片引脚的延伸，是处理器与IO设备适配器的通道。一般而言对每一根线是单向的（CPU发向接口，或接口发向CPU），用来指明数据传送的方向（存储器读、存储器写、I/O读、I/O写）、中断控制（请求、识别）和定时控制等。如图，是一个三层次的多种线结构，即有CPU总线（也称CPU-存储器总线），PCI总线和ISA总线。总线信号是CPU引脚信号的延伸，故总线结构紧密与CPU相关，通用性较差。：包括时钟信号线，电源线，地线，系统复位线以及加电或断电的时序信号线等。
2022-12-18 17:05:02
383
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人