- 博客(4)
- 收藏
- 关注
RSS订阅原创 Hspice介绍
Hspice介绍文章目录Hspice介绍Hspice的功能Hspice的样子Hspice的输入——网单文件电路网表模型卡控制卡直流分析瞬态分析交流分析输出控制Hspice主要应用于电路级仿真、分析。可以辅助调整电路参数，得到功耗、延时等性能估计。简单电路正向设计的流程：功能定义行为设计逻辑级电路设计（得到由基本逻辑单元组成的电路）逻辑级仿真选择合适的工艺库，把各基本功能单元映射于其上；或者设计各单元晶体管级电路（得到电路级网表）电路级仿真版图设计、DRC、LVS提取版图网表，进行后仿
2020-11-22 11:55:39
28166
1
原创 Netlist（网表）
Netlist（网表）在电路设计中，网表（netlist）是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。对于复杂的集成电路设计，电路功能需要通过多个级别的描述来完成。系统级定义电路的功能和外部特性，设计者只需要将电路分为若干个抽象的功能模块，并将各个功能模块的逻辑功能定义清楚即可。架构级在这个级别，电路要描述成相互连接的若干个典型逻辑部件和控制其数据传输的状态机。典型逻辑部件包括计数器、寄存器、算术运算单元等，又称为数据通道（Data path），状态
2020-11-11 12:03:47
28511
2
原创 Verilog HDL入门第一章
Verilog HDL第一章 简介文章目录Verilog HDL第一章 简介什么是Verilog HDL历史主要特点什么是Verilog HDLVerilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。Verilog HDL 语言具有下述描述能力：设计的行为特性设计的数据流特性设计的结构组成包含响应监控和设计验证方面
2020-11-08 21:31:23
485
转载 Cadence SPB设计入门
Cadence SPB设计入门第一章 Cadence SPB概述什么是Cadence SPBCadence SPB 是 Cadence Design Systems Inc 旗下用于PCB板级设计的EDA软件。Cadence Design Systems Inc，是EDA行业全球领先的供应商，提供电子设计技术服务和工程服务。...
2020-11-04 20:19:04
4380
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人