- 博客(2)
- 资源 (1)
- 收藏
- 关注
RSS订阅转载 verilog初学记录
先记下来：1、不使用初始化语句；2、不使用延时语句；3、不使用循环次数不确定的语句，如：forever，while等；4、尽量采用同步方式设计电路；5、尽量采用行为语句完成设计；6、always过程块描述组合逻辑，应在敏感信号表中列出所有的输入信号；7、所有的内部寄存器都应该可以被复位；8、用户自定义原件（UDP元件）是不能被综合的。一：基本Verilog中的变量有线网类型和寄存器类型。线网型变量...
2018-05-17 20:58:57
894
转载 UCF文件中时序约束的语法
约束 UCF 文件，从 Constrains Editor 直接输入是最方便、最直接的添加约束的方法了。我总结了以下几种常用的语法：1）周期约束PERIOD 约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据 PERIOD 约束检查时钟域内所有同步元件的时序是否满足要求，它将检查与同步时序约束端口相连接的所有路径的延迟，但是不会检查 PAD 到寄存器的路径。附加时钟周期约束的首选方...
2018-05-17 20:24:22
4688
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人