自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(10)
  • 收藏
  • 关注

原创 安装ModelSim或Quesasim导致电脑无限重启蓝屏0xc0000001或0xc000000e

hardlock.sys失效。

2024-02-18 11:54:31 1382

原创 困惑求助,不同usb口插同一个xilinx烧写器有不同驱动

这是在原有Vivado的情况下,下载了ISE,插着烧写器删除了一个usb的驱动,为了烧很早的FPGA,后面重新安装了驱动,但是今天发现出现了这个问题,更新驱动也没法解决。电脑有三个USB口,两个USB 3.1 (Gen1),一个USB2.0。另外的USB 3.1 (Gen1),USB2.0为。

2023-09-17 22:20:41 106

原创 关于quartus完成乘法运算的一些心得

quartus调用dsp的情况

2022-09-29 12:51:17 877 1

原创 [Shape Builder 18-119] Failed to create I/OLOGIC Route Through shape for instance

[Shape Builder 18-119] Failed to create I/OLOGIC Route Through shape for instance clk_wiz_1_inst/inst/clkin1_ibufg. Found overlapping instances within the shape: clk_wiz_0_inst/inst/clkin1_ibufg and clk_wiz_1_inst/inst/clkin1_ibufg.

2022-05-09 18:40:28 2516

原创 Error (12152): Can‘t elaborate user hierarchy

错误产生的两种原因就会报出如下错误主要看10200这个错误提示:cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct不能做到条件操作边缘模块和always中的边缘控制模块匹配,主要原因有人讲了,可以去找一下。大意就是always模块中,有一个必须是...

2022-04-10 21:34:12 9201

原创 Modelsim SE 10.5 以及crack分享

下面是主要的Modelsim_win64_SE_10.5软件程序以及小程序的分享,如何使用网上有现有的教程,压缩包里包含主要文件以及crack文件

2022-03-26 20:27:48 6555 19

原创 学习笔记:MATLAB灰度图像输出 0-1转0-255输出白色问题

0-1的灰度图在乘以255后取整,但是还是需要转为uint8,才能被matlab识别,否则matlab会认为是0-1分布,将大于1的值全部设为1,只有0仍然是0,其余2-255就就全变成255,所以导致输出的图像是白色,输出时应该先将数值转为uint8或者uint的其它位数类型,才能保证输出正常。此处注释的一行和上面的两行效果是一色的。...

2021-09-02 15:24:22 5281

原创 关于Warning (332068): No clocks defined in design.警告

如果quartus 布局布线时提示Warning (332068): No clocks defined in design. 表示代码中未使用时钟,代码全部使用了组合逻辑。但是有时并不是因为代码中没有使用时序逻辑,而是输出的信号与时序逻辑没有关系,输出的信号可以为wire型,但是如果这个wire型信号和时序逻辑的变量没有关系,那么quartus就认为你没有使用时序逻辑,代码只有组合逻辑而警告。例如这里的a是组合电路,但是其值是与时序逻辑的变量相关,则布局布线时quartus不会出no

2021-08-09 15:36:06 4868 4

原创 quartus altera FIFO使用问题总结:rd_usedw和wr_usedw、rd_rst和wr_rst

在异步FIFO中同时使用rd_usedw和wr_usedw,需要关注一下这两个信号的区别,首先rd_usedw是在rd_clk时钟下,wr_usedw是在wr_clk下,前者输出当前FIFO内可读数据数量,后者是输出已写入FIFO的数量。在不同读写时钟情况下:可以看出rd_usedw要滞后wr_usedw两个rd_clk时钟周期。一般而言两者需要加以区分,只有当输入数据wr_data和读出数据rd_data位数相同,且在写入特点数据量后读出该数据量的数据,此时rd_usedw和wr_used

2021-07-07 12:02:03 2781 3

原创 Error running /dsp_builder/setupMatlabClassPath.bat install ““ “dsp_builder“: child killed: segmenta

dsp_builder是Altera公司提供的dsp设计工具,基于simulink和quartus ii,不同的quartus版本有对应的dsp_builder,而对应的matlab则相对较为

2021-06-10 11:04:43 378 6

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除