【数字电路】双稳态触发器及应用

在实际应用中，常常需要用到一类称之为时序逻辑的电路，在这些电路中输出不仅取决于当前的输入，还和过去的状态有关。
能够存储一位二值信息的基本单元称为双稳态触发器，简称触发器。触发器是构成时序逻辑电路的基本单元，可分为单稳态、双稳态、无稳态触发器(多谐振荡器)

1 RS触发器

1.1 基本RS触发器

基本RS触发器是各种触发器中结构最简单的一种，也是构成其它各种触发器的基础。基本RS触发器可由与非门交叉反馈构成，也可由或非门交叉反馈构成。

1. 由与非门构成的基本RS触发器
   
   

2. 由或非门构成的基本RS触发器
   
   
   基本RS触发器的特点:
   1.有记忆功能的逻辑部件
   输出状态不只与现时的输入有关，还与原来的输出状态有关。只要令R、S无效，即可保持原状态。
   2.具有“触发”的功能
   在输入信号的作用下,即输入端加入有效电平时能够从一种状态(0或1)转变成另一种状态(1或0)。

1.2 可控RS触发器

在时序逻辑电路中，往往需要通过时钟信号来协调各触发器之间的动作。可控RS触发器在基本RS触发器的基础上通过引导电路引入了时钟信号对电路的控制。可控触发器又叫门控触发器、时钟触发器或同步触发器。

2 边沿触发器

2.1 边沿触发的概念

只在时钟信号的上升沿或下降沿采样并锁存输入信号的触发器工作模式。

2.2 D触发器

特性方程：
$$Q^{n+1}=D$$

2.3 JK触发器

特性方程：
$$Q^{n+1}=J{\overline{Q}}^n+\overline{K}{Q}^n$$

2.4 异步置数和清零输入端子

在本文所介绍的各种边沿触发器中，加在 RS、D和JK各端子的输入信号都需要等到时钟信号的有效沿才能起作用，称为同步输入端子。
大部分集成数字芯片同时都提供如 S_D(直接置数)、R_D(直接置零、清零)这样一些不需要等时钟信号到来就起作用的异步输入端子供电路复位或置数用。在电路符号中这两个端子有时也被标作PRE（preset，置数）或CLR（clear，清零）端子。

3 触发器应用举例

3.1 数据储存

在数字系统中，数据通常以代表数字、代码或其他信息的一组数据位的形式来存储。

3.2 计数和分频

1. 计数
   从JK触发器的功能表可知，当输入J、K端都接高电平时触发器工作在翻转状态每来一个时钟信号的有效沿，它的状态就改变一次。电路按 0→1→0→1 的规律计数，具有计数功能。
2. 分频
   在电子设备中往往需用到各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过分频得到所需的各种频率成分。