微机原理笔记(单片机概论)

微机原理 专栏收录该内容
2 篇文章 0 订阅

第一章 单片机概论

1.1 微计算机的发展及应用

微机技术两大分支

  • 微处理器MPU(Micro Process Unit)

    又称为中央处理单元CPU (Central Processing Unit),由算术逻辑单元ALU(Arithmetic Logic Unit)控制单元CU(Control Unit) 以及 寄存器R(Registers) 等组成,是计算机的核心部件。

    将CPU、存储器(ROM, RAM)、I/O接口通过总线相连加上外部设备构成微型计算机。

  • 单片机(Single-Chip Micro Computer):将CPU、存储器、I/O接口、定时器/计数器等等微型计算机各个模块集成在一块芯片之上,通过内部总线进行各个模块之间的连接。或称微控制器MCU(Micro Control Unit)。

    在这里插入图片描述

    时钟系统:时钟系统要满足CPU及片内各单元电路对时钟的要求。同时在CMOS微控制器中,要满足功耗管理对时钟系统电路的可控要求。

    复位电路:能满足上电复位、信号控制复位的最简化电路。

1.2 微计算机的基础知识

  • 总线(Bus),连接和信息交换,是任意一个源点到任意一个终点的一组传输信息的公共通道

    • 数据总线DB

      双向 ,CPU可以通过DB对RAM、定时器等等进行读写,传输信息。DB的位数即为计算机的字长

    • 地址总线AB

      单向,CPU通过AB访问发出地址所对应的单元(存储器或I/O接口等)。AB的位数决定了CPU可以寻址的内存空间大小,如16位总线最大寻址空间为 2 16 = 64 K B y t e = 64 K B 2^{16}=64KByte=64KB 216=64KByte=64KB.

    • 控制总线CB

      单向,用以传输控制信号或者时序信号。

  • Bit,位(Binary Digit),8Bit=1Byte,即D7 D6 D5 D4 D3 D2 D1 D0,10011101是一个八位二进制数,为一个字节。word(字),16bit。

  • 字长:计算机一次能够运算的二进制数位数。8位、16位、32位等等。越长计算能力越强。

  • 存储器(Memory):由存储矩阵(保存0,1的寄存器)、地址译码器、读写控制、三态双向缓冲等部分组成,作为记忆单元。

  • 存储地址(Memory Address):用于定义每个存储单元,每个存储单元存放1个8位二进制数,为了区分各个存储单元,每个存储单元都要被分配 (唯一的) 一个地址,以供CPU寻址、操作。

  • 触发器:计算机记忆装置的基本单元,各类触发器由不同的门电路组成,一个触发器能储存1bit信息(1 or 0)。

    • R − S R-S RS触发器有两个输入端和两个输出端。其中, S S S为置位信号(Set)输入端, R R R 为复位信号(Reset)输入端。 Q Q Q Q ˉ \bar{Q} Qˉ 为输出端。

      在这里插入图片描述

    • D D D 触发器:又称“数据触发器”。 R R R S S S 分别为置0端和置1端;常用的 D D D 触发器无 S S S 端,其输出 Q Q Q 的状态由时钟脉冲 C L K CLK CLK 上升沿(或下降沿)时刻的 D D D 端状态决定 D D D 为输入端)。当 = D = 1 =D=1 D1 时,触发器为1状态;反之,为0状态。 一般不用 S S S

      在这里插入图片描述

寄存器(Register)

寄存器通常由 D D D 触发器组成。1个 D D D 触发器构成1位寄存器,一个8位的 寄存器就有8个D触发器组成。计算机中有很多不同功能的寄存器,如缓冲寄存器、移位寄存器、计数器等。

  • 缓冲寄存器(Buffer):常用来暂存数据,一般为8位

    由4个 D D D 触发器组成的4位并行缓冲寄存器:

    在这里插入图片描述

    C L R CLR CLR 端施加“0”可将 D 3 − D 0 D_3-D_0 D3D0清0;把需要保存的数据加到输入端( D 3 I N − D 0 I N D_3 IN-D_0 IN D3IND0IN),在 C L K CLK CLK 上升沿作用下,输入端的信息就锁存到输出端( D 3 − D 0 D_3-D_0 D3D0)中 ,如图是4位并行输入,4位并行输出的缓冲寄存器。

  • 移位寄存器(Shifting Register):具有锁存移位功能。移位寄存器能将所存储的数据逐位向左或向右 移动,可以将串行输入变为并行输出,或将并行输入变为串行输出

    串行输入并行输出的4位移位寄存器:由4个 D D D 触发器串接而成。

    在这里插入图片描述

    触发器1的 D D D 端为串行输入端,4个 D D D 触发器的 Q Q Q 端为并行输出端;1个 C L K CLK CLK 串行输入1位数据,4个 C L K CLK CLK 即可实现4位数据的输出。(高位数据先发送)

  • 计数器(Counter) :由若干个触发器组成,具有累计时钟脉冲的功能,即能够对输入的 C L K CLK CLK 信号进行加1或减1操作。

    在这里插入图片描述

    3位计数器,累加8个脉冲后, 输出变为全0,称为*“溢出”*

    3位计数器可计数0~7个脉冲,最大计数值 = 2 3 = 8 =2^3=8 238

    4位计数器可计数0~15个脉冲,最大计数值 = 2 4 = 16 =2^4=16 2416

    8位计数器可计数0~255个脉冲;最大计数值 = 2 8 = 256 ⋯ =2^8=256\cdots 28256

  • 三态门 :计算机中的信息传输采用总线形式。计算机中一般有三类总线:数据总线、地址总线、控制总线。 为防止信息相互干扰,凡要挂到总线上的寄存器、存储器等,都应具有 三态功能。

    在这里插入图片描述

    E = 1 E=1 E=1,输出 B B B =输入 A A A;

    E = 0 E=0 E=0,输出端呈高阻抗状态 ,门关。

    在数据线中用双向三态门,因为数据线是双向的。

    具有三态功能的器件,当其为高阻态时(相当于该器件没有不总线连接),对总线状态不起作用。所有挂在总线的器件都是分时使用总线进行信息传送,即任一时刻只能一个器件占用总线,而其它器件都应为高阻态。 如下图的4位三态缓冲寄存器:

在这里插入图片描述

注意:

  • 寄存器的输出通过三态门与数据总线相连接。
  • 寄存器+三态门构成三态缓冲寄存器,通常作为微控制器的输入接口

存储器(Memory)

  1. 只读存储器(Read Only Memory,ROM)

    也称为程序存储器,掉电后信息不会丢失,用于固化微控制器的应用程序代码、字库及表格、常数。 储存单片机需要运行的程序。Flash可以用一条指令写入,以前要烧录。

    • PROM (Programmable ROM):可编程ROM ;
    • OTPROM (One Time Programmable Read Only Memory):一次可编程ROM;
    • EPROM(Erasable Programmable Read Only Memory) ;可擦除可编程ROM(紫外线光照擦除);
    • EEPROM (Electrically Erasable Programmable Read Only Memory): 可电擦除ROM(12V高电平擦除)。
    • FLASH memory:快擦写存储器、或Flash存储器、或“闪存”,也是一 种EEPROM,但其读/写速度要快得多。 集成度是一般EEPROM的6倍。用于制作U盘等等。
  2. 随机存取存储器(Random Access Memory,RAM)

    也称为程序存储器 ,断电后存储的信息将全部丢失,一般用来存放采集的数据和中间结果。

    • DRAM(Dynamic RAM):动态随机存取存储器。DRAM是用电容保存信息,所以只能保持很短的时间(因为电容会漏电),为此需要刷新电路每间隔一段时间对保存的数据进行一次刷新,否则存储的信息就会丢失。DRAM有较高的集成度和相对低廉的成本,但刷新电路会增加复杂度,用于通用计算机系统中。
    • SRAM(Static RAM):静态随机存取存储器。只要不掉电SRAM的数据就不会丢失,访问速度快、存取简单的优点,但生产成本高、相对DRAM容量较小。SRAM是微控制器最常用的内存。

存贮器的结构和寻址

  1. 存贮器的组成结构

    由存贮矩阵(大量缓冲寄存器)、地址译码器、三态双向缓冲器、读写控制等组成。引脚包括数据线、地址线、控制线和电源线等。

    在这里插入图片描述

    上图是一个含有256个存储单元的存储芯片,每一个单元存放8位1字节的二进制码。地址从0-255(00H-FFH)。具体由以下几部分组成:

    • 存贮矩阵:由大量缓冲寄存器组成的,缓冲寄存器的位数有8位、16位等; 其数量是 2 n 2^n 2n个,如1024(1K)、65536(64K)、1048576(1M)等。

    • 地址译码器: 用于寻址存储矩阵中的各个单元。其输入是微控制器发出的地址线输出译码信号连接到存储矩阵,用于寻址各存储单元

      当地址线=3条时,译码后可输出 = 2 3 = 8 =2 ^3=8 238 个选通信号;

      当地址线=8根时,译码后可输出 = 2 8 = 256 =2 ^8=256 28256 个选通信号,以此类推。

      在这里插入图片描述

      存储器芯片的地址线位数目决定其容量; 微控制器的地址线数量决定其寻址能力。

    • 三态双向缓冲器:双向缓冲器一边连接到存储矩阵,另一边作为存储器的输出,应连接到外部数据总线。通过该双向缓冲器实现数据的写入和读出。

    • 读/写控制:由微控制器发出,用于控制三态双向缓冲器的方向,实现对 存储器的读写操作。即上图中的 W R ‾ \overline{WR} WR R D ‾ \overline{RD} RD

    • 存储器芯片的引脚包含数据线、地址线、控制线、电源和地。

      • 地址线应与微控制器的地址线连接,内部连接到译码器的输入端;
      • 数据线与微控制器的数据连接,内部连接到三态双向缓冲。
  • 2
    点赞
  • 0
    评论
  • 3
    收藏
  • 一键三连
    一键三连
  • 扫一扫,分享海报

©️2021 CSDN 皮肤主题: 大白 设计师:CSDN官方博客 返回首页
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、C币套餐、付费专栏及课程。

余额充值