H2061722-CSDN博客

原创基于紫光FPGA使用TCL实现对flash的位流固化操作

摘要：本文介绍了使用TCL脚本替代PDS GUI操作实现FPGA固件一键式烧录的方案。该方案通过脚本指令完成镜像生成、硬件连接和Flash烧录全流程，相比图形界面操作更高效且支持批量部署。核心步骤包括：连接JTAG服务器、扫描器件链、配置镜像文件并执行烧录。文中详细说明了cfg_connect等关键TCL指令的用法及参数配置，并指出该方案可减少人工干预，便于与设计代码协同管理，特别适合生产环境批量烧录需求。

2025-07-26 21:31:59 487

原创 FPGA调试-问题定位（案例）

本案例记录了FPGA调试过程中ADC通道无数据输出的问题定位过程。首先检查硬件设计，确认原理图、线路和信号源均正常；随后转向软件配置方向，发现ADC通道使能开关未打开导致4个通道无输出。通过查阅手册并与工程师确认，打开使能开关后问题解决。案例强调了硬件排查与手册查阅的重要性，提醒避免经验主义错误。整个过程展示了从表象到根源的系统性调试思路。

2025-05-27 00:36:57 531

原创紫光FPGA与modelsim联合仿真报错问题解决

紫光FPGA与modelsim联合仿真出现 Fatal: (vsim-3693) The minimum time resolution tinit (hfgl ih the verilog souree is smaller than the one chosen for SyA FATAL FEPOR while loading design 报错的问题解决。

2025-05-18 19:02:49 1428

原创基于紫光同创FPGA的adf网表文件使用和黑匣子设置

这个时候就可以选择将你的网表文件给到他使用，就是相当于把你的功能模块封装成了一个黑匣子一样，只有外部端口，没有内部代码；，在TOP层的子模块声明里面需要加上/*synthesis syn_black_box */进行黑匣子设置，此时子层 adf 文件作为黑盒是不会综合的，在 device map 时会将顶层综合结果与子层 adf 文件合并传递至布局布线阶段；这些都设置完毕后呢，就可以对工程进行编译和综合了，综合完毕后会生成一个.adf的网表文件，我们要使用的就是这个文件；我这里是把两个子模块的添加了哈；

2025-04-15 10:50:15 564

原创 linux系统环境下对文件的压缩以及文件的解压操作

以上就是gzip指令对文件的压缩操作了，但是这个指令比较呆板（个人觉得啊），无法对一个或者多个文件夹和文件进行压缩，为了解决这个问题，所以就有了"tar"的这个工具，他的功能很强大，可以将文件夹以及里面的文件打包压缩还可以将其解压出来，这里只介绍使用''tar"对文件夹进行压缩；还是以上面的压缩文件为素材吧，使用"gunzip"将这个文件进行解压缩，就得到了名字为"FPGA.tar"的文件包，注意这里并不是一个压缩文件，只是一个文件包，被"tar"这个工具给进行打包操作了；

2025-02-12 15:38:14 616

原创在linux复刻win的文件文本操作

然后将路径复制到你的“目标文件夹”然后按回车就可以完成文件的复制了呀，当然除了可以复制文件以为还可以复制文件夹和文件夹里面的所有内容（指令 cp -r +"源文件夹"+“目标文件夹”），感兴趣的小伙伴儿可以去试试哈哈。1、首先复制指令是 CP【可选项】 + 源文件 +目标文件夹，当然可选项哪里可以不写，这里的复制操作只涉及最简单的操作“可选项”这里我就不写了，有感兴趣的小伙伴儿们可以自行查阅相关资料哈（嘿嘿嘿），以上面创建的文件为例子，将它复制到“文档”这个文件夹里面去；三、文件文本的删除操作。

2025-02-09 20:05:06 487

原创 linux初学记录-vim编辑器

第三步就是保存了，当你在你的文件里面将内容创做好了后那么就需要对内容进行保存了，和win里面的文本编辑器不同的是，vim的文本保存同样也是使用指令的方式进行保存，具体保存方式如下：首先你要退出文本编辑模式，使用键盘的（Esc键），然后使用指令":wq"就可以进行保存了。第二步就是对创建的文本进行编辑了，在这一部分的时候要注意，当你创建好了后，要进入到编辑模式才能对文本进行编辑，使用键盘的"i"键进入编辑模式（当然也可使用其他字母，个人喜欢使用i）然后就可以愉快的使用你自己创建的电子小本本儿了哈哈；

2025-02-03 17:48:32 187

H2061722的博客