HITAG reader chip HTRC11001T

8 功能描述

8.1 电源供应

HTRC11001T 工作时，在VDDpin脚 外供 5 V ±10%的电压。
最大直流电流计算：

10 mA + 2/PI× Iant(p) = 137 mA.
要获得最佳性能,在靠近芯片供压引脚附近需加100 nF 对地电容。

8.2 天线驱动

驱动电路发送方波电压到串联谐振天线电路(见下图).

 

由于驱动的全桥配置，当Vant(p) =5V时，输出电压峰峰值Vant(p-p) is
大约为10 V.流过天线的电流是正谐波型，峰值和平均值大约为：
 

8.3 诊断

为了检测天线是开路还是短路，天线的抽头电压是被检测的。

当天线抽头电压不低于检测电压(Vdiag = −1.15 V)时，天线失败条件将通过 状态位的ANTFAIL位表现出来。

 

这个条件，在每个驱动周期里都会检查。

8.4 可编程分频晶振
XTAL1 ， XTAL2 引脚的晶振即可以是晶体谐振器的也可以是陶瓷谐振器。

它提供的输入时钟频率为4 ， 8 ， 12或16 MHz。

晶振频率通过可编程寄存器的（FSEL1 和 FSEL0) 位来获得载波频率（125kHz)。如下图。

另外外部时钟也可直接接到pin XTAL1. 如从mcu的晶振获取.

8.5 自适应采样时域解调

当解调器进入一个（电磁）场，解调器能感应到由转发器发出的吸收调制。

信号在天线的抽头点La和Ca间获取。

信号的强度由Rv和内阻Rint（分压）大小决定，到RX引脚的强度大约为8V（峰值）～0v（QGND）。见下图。

信号在内部会经过一个2阶的低通滤波。

 

天线电流和由此相应产生的抽头电压被发送器在幅度和/或相位上，进行了调制。

信号被送到一个同步解调器，来恢复基带信号。

 

解调器的放大器和带通滤波器的边沿频率，通过设定 配置页（see Table 3），能够适用于不同的转发器。

 

驱动激励信号和天线抽头电压间的相位差，决定于天线天线调谐。
在理想调谐下，天线抽头电压偏移天线驱动信号 90°

天线谐振电路失调将导致这个相位关系变化。

 

内建的相位检测单元 允许用以下的精度来做这个相位关系的测量。

 

这可以用来计算在天线失调情况下， 补偿所需的采样时间。

相位测量程序可以执行：

1）一旦第一次通信开始，如果转发器的位置相对读天线没有改变。

2）在通信过程中（在发送写脉冲和接收转发器的回应之间），如果标记移动

The phase measurement procedure can be carried out:
• Once before the first communication starts, if the
position of the transponder does not change with
respect to the reader antenna
• During the communication (after sending the write
pulses and before receiving the answer of the
transponder), if the tag is moving.

在系统切换到读标签模式，解调器必需停止。这个操作是内部通过把滤波放大单元的输入接地来完成的。

这样做避免放大器和数字化器出现较长的暂态，已而影响设定时间。

除了接地，对于HTRC11001T ，还有其他方法来减短设定时间。

电路中和这些功能相关的都由FREEZE0,FREEZE1 and THRESET 设定。

8.6 空闲模式Idle 和 Power-down mode
HTRC11001T通过设定 bit PD = 1 and resetting bit PD_MODE = 0切换到 Idle mode 。
在这个模式下只有晶振和一些系统部件在工作.

通过设定 bit PD = 1 and resetting bit PD_MODE = 1切换到 Power-down mode ,

该模式下时钟晶振也关闭了。这使得HTRC11001T的电流小于20µA.

8.7 串行接口

the HTRC11001T 和MCU通过3线接口相连:
• Clock pulse on pin SCLK
• Data input on pin DIN
• Data output on pin DOUT.
Pins SCLK and DIN are realized as Schmitt-trigger inputs.
Pin DOUT is an open-drain output with an internal pull-up
resistor.

8.7.1 通信协议

HTRC11001T 和MCU通信总是先初始化串行接口。

接口初始化条件是当SCLK为高时，DIN由低到高。

命令传输由MSB开始。

当SCLK为高时，DIN和DOUT上的数据有效。

8.7.2 干扰过滤

pin MODE 接 VDD 使能SCLK和DIN 的数字滤波 .

当mcu和reader间连线长度近1m时使用。

其他应用接(pin VSS).

其他更详细的查考： “AN 98080 Read/Write devices based on the HITAG Read/Write IC HTRC110”.