- 博客(3)
- 收藏
- 关注
RSS订阅翻译 FPGA器件中的亚稳态
摘自Altera公司的Application Notes （应用注解）——《AN42：Metastability in Altera Decives》,原文在此。介绍亚稳态只出现在异步系统中，同步系统总是符合时序要求。分析亚稳态并不一定会引起系统补课预测的性能表现，如果等待时间足够，触发器达到一个稳定状态，亚稳态不会影响系统性能。 如果再信号被判决前输出已经返回了一个确定的值，那么触发器的输出可能
2016-09-03 23:25:11
912
原创 AES加密解密算法的FPGA实现（二）
解密部分结构设计 [TOC] 加密部分总体概述 加密部分算法如下： 解密部分与加密部分大体一致，故而Xorkey、key8bit、用于行变换的dpram，用于key8bit的sbox是通用的，row_trans和col_trans进行了部分改变。同时，考虑到解密部分的密钥异或模块使用的密钥与密钥扩展运算顺序相反，即第一次密钥异或模块使用的密钥是密钥扩展第十轮的结果，第二次则为第
2016-09-01 00:04:42
6833
7
原创 AES加密解密算法的FPGA实现（一）
AES加密解密算法的FPGA实现（一）第一次试手的FPGA项目，主要亮点在于消耗的资源比较少吧，加密加解密整个模块在Spartan6 xc6slx9下验证为463 Slice,在Cyclone IV下验证为805 LE。源代码已经上传至github。毕竟还是第一次做项目,不够完善的地方还请多多指教。目录AES加密解密算法的FPGA实现一目录总体结构设计总体设计方案总体设计框图加密各部分结构
2016-08-15 21:20:21
15149
15
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人