- 博客(57)
- 收藏
- 关注
RSS订阅原创 one-wire协议笔记
线上的输出结果将是所有器件的逻辑与，所以，主机从总线上读到的将是0.接着，主机开始读另一位，即每个器件分别输出ROM代码中第一位的补码，此时，ROM1和ROM4输出1至总线，而ROM2和ROM3输出0至总线。例如，主机通过在发出跳越ROM命令后跟随转换温度命令[44h]，就可以同时命令总线上所有的DS18B20开始转换温度，这样大大节省了主机的时间。当从机发出响应主机的应答脉冲时，即响应主机表明它处于总线上，且工作准备就绪，在主机初始化过程，主机通过拉低单总线至少480us，以产生(tx)复位脉冲。
2024-06-22 13:34:26
488
原创 VCS基本仿真
第二种是将多个verilog文件的文件路径整理在一个文件中，然后进行仿真；2. 第二种将多个verilog文件的文件路径整理在一个文件中，然后进行仿真。第一种是将verilog文件一个一个敲在终端上进行仿真；2.1 将verilog文件路径放在一个文件中，文件命名为file.f。2.3 编译后，再进行仿真，图形化界面和输出波形与第一种方法类似。第三种是利用makefile文件进行仿真；在存在verilog文件的文件夹内，打开终端，输入以下命令。3.2 再进行编译，打开终端，输入。3.3 再进行仿真，输入。
2024-06-04 14:55:15
865
原创 HDLBits答案汇总
四.Verificaton: Reading Simulation。五.Verification: Writing Testbench。一.Getting Started。三.Circuits。
2024-06-03 15:43:10
796
原创 Circuits--Sequential--FSM--Q6b~Q2b
【代码】Circuits--Sequential--FSM--Q6b~Q2b。
2024-05-30 14:04:59
288
原创 Circuits--Build Circuit--Sequential Circuit
【代码】Circuits--Build Circuit--Sequential Circuit。
2024-05-28 16:41:33
216
原创 Circuits--Build circuit Waveform--Combination Circuit
【代码】Circuits--Build circuit Waveform--
2024-05-28 15:09:59
161
原创 Circuits--Verification--Finding Bug
【代码】Circuits--Verification--Finding Bug。
2024-05-28 11:10:36
579
原创 3. PCI总线周期
如下图所示，除了时钟信号CLK和数据地址复用信号AD之外，PCI总线至少还应包括FRAME#（用于表示一次数据传输的起始）、C/BE#（Command /Byte Enable）、IRDY#（Initiator Ready for Data）、TRDY#（Target ready）、DESEL#（Device Selec 片选信号，用于选择PCI设备）和GNT#（Grant）信号等。此后，所有的控制信号均被拉高，处于inactive状态，AD、FRAME#和C/BE#处于三态状态。
2024-05-27 16:05:42
283
原创 2. PCI总线基本概念
PCI总线是一种共享总线，所有需要特定的仲裁器来决定当前时刻的总线的控制权，一般该仲裁器位于北桥中，而仲裁器（主机）则通过一对引脚，REQ#（request）和GNT#（grant）来与各个从机连接。处理器通过FSB与北桥相连接，北桥上挂载着图形加速器（显卡）、SDRAM（内存）和PCI总线。PCI总线挂载着南桥、以太网、SCSI总线（一种老式的小型机总线）和若干个PCI插槽。PCI总线是一种树型结构，并且独立于CPU总线，可以和CPU总线并行操作。PCI总线是由ISA总线发展而来，是一种。
2024-05-25 16:13:44
203
原创 CIC滤波器
要想阻带衰减满足高的CIC滤波器要求，是对CIC滤波器进行级联，每增加一级滤波器，则第一旁瓣电平衰减增加13.46dB。CIC滤波器的频谱形状是相似的，在给定过渡带的情况下，通带容限与阻带容限的取值只与CIC滤波器的阶数及级数有关。表明调换线性系统的抽取系统的处理顺序，即首先进行抽取，然后进行线性滤波，这样可以将线性滤波器的长度降低到1/M，即滤波器的抽头数为原来的1/M。对于多级CIC滤波器（设级数为n）来说，各级CIC滤波器的误差容限与系统总误差容限的关系为;抽取倍数为5，采用5阶CIC滤波器。
2024-05-25 15:19:47
484
原创 PCIE学习--1.概览
PCIE接口根据总线位宽不同而有所差异。一个PCIE连接可以被配置成x1，x2，x4，x8，x16，x32的数据带宽。PCIE各种位宽设备可以自由搭配使用，比如x1的卡可以插到x8的插槽中使用，x8的卡可以查到x16的插槽中使用，升级方便。PCI-Express是继ISA和PCI总线之后的第三代I/O总线。（1）数据传输速率高。
2024-05-22 11:00:22
267
原创 Circuits--Sequential--FSM--q5b~q3a
【代码】Circuits--Sequential--FSM--q5b~q3a。
2024-05-20 19:09:15
172
原创 Circuits--Sequence--FSM-- Sequence
【代码】Circuits--Sequence--FSM-- Sequence。
2024-05-14 20:47:12
137
原创 Circuits--Sequential --FSM--Serial
【代码】Circuits--Sequential --FSM--Serial。
2024-05-11 10:47:48
271
原创 VMware12安装提示没有VMAuthdService安装权限的解决
在VMware12时，反复提示没有VMAuthdService安装权限。看了很多网上的教程，说没有把之前的VMware卸载干净。于是照着教程，删了注册表，在命令行输了一些指令。但最后还是没有解决。最后发现直接安装VMware16反而成功了。
2024-05-10 09:48:52
142
原创 Circuits--Sequential--Finite--one hot
【代码】Circuits--Sequential--Finite--one hot。
2024-05-06 10:18:06
141
原创 数字滤波器设计笔记1
1.先利用matlab的simulink和FDA进行滤波器建模设计，通过仿真后，确定模型达到相应的性能要求，再利用verilog进行电路设计。其中testbench的输入数据，利用matlab模型的输入数据。（1）先根据通带纹波和滤波器阶数，计算出最小量化位宽，向上取整，再综合考虑确定滤波器系数的量化位宽。输入数据——量化——CIC抽取滤波器——CIC补偿滤波器——半带滤波器——示波器和PSD。（1） 补偿滤波器的级数 = CIC抽取滤波器的级联级数。（3）截取后，再乘以2的量化位宽数次方，转化为整数。
2024-04-29 20:43:05
539
原创 FIR补偿滤波器——matlab的FDA实现
在更多选项那里，设置c为0.5，代表抽取倍数为1/c，p设置为4，代表级联阶数。FIR补偿滤波器的级联阶数要与CIC抽取滤波器的级联阶数相同。输入采样频率：192KHz。通带截至频率：20KHz。通带衰减：0.1dB。阻带衰减：120dB。
2024-04-23 14:53:51
276
原创 Circuits--Sequential--More circuits
【代码】Circuits--Sequential--More circuits。
2024-04-08 14:51:07
242
原创 Circuits--Combinational--Arithmetic
【代码】Circuits--Combinational--Arithmetic。
2024-04-04 13:24:24
216
原创 Circuits--Combinational--Multiplexers
【代码】Circuits--Combinational--Multiplexers。
2024-04-03 15:01:51
226
原创 UART设计
由于数据是在传输线上定时的，并且每一个设备有其自己的时钟，很可能在通信中两台设备之间出现了小小的不同步。起始位：每开始一次通信时发送方先发出一个逻辑0的信号，表示传输字符的开始。（因为总线空闲时为高电平，所以开始一次通信时先发送一个明显区别于空闲状态的信号，即低电平）数据位：起始位之后就是我们所要传输的数据，数据位可以是5，6，7，8，9位等，构成一个字符。常见的波特率为：1200、2400、4800、19200、38400、57600、115200。其中n个数据位：通常为8位，即1个字节。
2024-04-02 16:15:07
1178
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人