Makefile工程文件 编写规范

Makefile编写学习

一.基本规则

target：dependencies
	system command(s)

目标文件（可以是Object File，也可以是执行文件 ）：依赖文件

（tab缩进）产生目标文件的命令

Makefile  $@, $^, $< 为自动变量
$@  表示编译过程中生成的目标文件
$^  表示所有的依赖文件的名字，名字间用空格隔开
$<  表示第一个依赖文件名
$?  表示比目标还要新的依赖文件列表

1.变量使用规范：

在Makefile中要定义一系列的变量，变量一般都是字符串，类似C语言中的宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。

①变量名不能使用 “：”，“#”，“=” 或是空字符（空格、回车等）；

②大小写敏感，一般都用大写；

③在声明时需赋储值，使用时要在前面加上“$”符号。