ICer_CoolDong-CSDN博客

原创静态时序分析（STA）自学笔记

静态时序分析之建立、保持时间裕量计算

2022-05-19 15:53:41 3520 2

Verilog自学笔记——多个有符号数的加法因为神经网络（Neural Networks）需要大量的矩阵乘法，这其中就涉及到大量的有符号数的加法。参考：https://blog.csdn.net/DengFengLai123/article/details/104072423。以下为自己在实际仿真的时候总结。1.输入的有符号数需要以补码形式存放（即正数用原码，负数用补码存放）。当然，也可以存放在rom中读进去，但是因为需要使用DC测面积功耗等，而DC无法综合ip核，所以选择手写输入。对于结果，定

2021-04-27 13:42:01 2793 1

Verilog——奇数分频占空比50%

数字设计常见面试题——奇数分频占空比50%verilog实现

2021-04-08

数字逻辑设计之50%占空比三分频设计

简单的数字电路三分频，占空比50%设计

2021-04-07

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

ICer_CoolDong的博客

原创单bit信号的跨时钟域采集verilog

原创静态时序分析（STA）自学笔记

原创按键消抖verilog设计

原创异步fifo的verilog设计

原创关于word中使用math type插入公式的编号问题

原创【三态门的Verilog建模与仿真】

原创 Verilog自学笔记——多个有符号数的加法

Verilog——奇数分频占空比50%

数字逻辑设计之50%占空比三分频设计

空空如也