- 博客(6)
- 收藏
- 关注
RSS订阅原创 数电实验6：可控分频器设计
sel = 0 ，输出时钟频率为345Hz时，计数器从0到144926循环计数，并且在0 ~ 40579内，clk_out保持高电平，剩下的时间保持低电平；sel = 1，输出时钟频率为12345Hz时，计数器从0到4049循环计数，并且在0 ~ 1133内，clk_out保持高电平，剩下时间保持低电平。在更换频率时（sel从0变为1），计数器计数可能会大于CNT_CLK2（4049），需要将计数器清零，因此我们计数器清零的条件是 CNT >= CNT_CLK2。，占空比为28%，则高电平时间为T。
2023-03-30 19:55:11
3525
原创 51单片机：Proteus仿真——用LCD1602显示ADC0834获得的数据
51单片机：Proteus仿真——用LCD1602显示ADC0834获得的数据
2023-03-19 10:21:45
1475
10
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人