- 博客(5)
- 收藏
- 关注
RSS订阅原创 FPGA学习5--存储器
FPGA常见的存储器有三种：RAM，ROM,FIFO.RAM:随机访问内存，通常掉电后丢失数据。可以在任意位置读取/写入数据。ROM：只读存储器，在系统停止供电时可以保持数据。可以在任意位置读取数据。FIFO：first in first out,先进先出，只能顺序写入，顺序读取数据，其数据地址由内部读写指针自动加1完成。
2024-01-17 17:59:23
834
原创 FPGA学习3--串口通信2
Data初始值为1，第一个发送数据位1；但是发送后数据并未自加1，致使第二个发送数据仍为1，然后数据才进行自加1，得到Data=02.设计一个数据发送器，每10ms，以115200的波特率，发送一个数据，每次发送的数据都比前一个大1.对比以下两图，可以看到本该自加的Data因为少了一个bps_clk=1的信号，导致data不能加1；为什么少了一个bps_clk呢，再回过头看发现Send_en少了一个周期！就可以得到下面非常漂亮且正确的仿真图！放大看发送的第一个数据：00。发送的第五个数据：04。
2023-11-29 21:10:02
43
1
原创 FPGA学习2--串口通信发送
1为起始位，2为Data[0],9为Data[7],10为停止位，11发送Tx_Done标志数据发送完成。//用于计数发送数据位数（需要能够保持完成的是10个周期），所以在bps_cnt=11时才清零，如果等于10就清零，那么只有很短时间的时间发送停止位，达不到预期效果。仿真结果如下：可以看到bps_cnt如预期计数，从2-9对应的uart_tx的电平对应Data[7:0](注意先发送低位)，其中可以看到bps_cnt的“11”周期较短，也成功发送Tx_Done。//作为周期计数的触发信号。
2023-11-24 09:36:04
90
1
原创 FPGA学习1--从计数器到状态机
从图中可以看到counter2计数到第9个状态之后直到第一个10ms结束才重新开始计数，led转换也符合预期（Ctrl=8'b10101010），led分别为01010101；如果counter2保持为7，所以LED也保持为1.所以代码中设计counter2加到8，可以使得led在默认状态下为0。默认LED为1（亮），计数器满0.25秒，使LED为0；计数器满0.75秒，使LED为1，计数器清零，进入下一周期。所以计数器最大值为1秒（0.25+0.75），设MCNT=1s所对应周期数。
2023-11-20 21:59:37
131
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人