FPGA学习1--从计数器到状态机

最新推荐文章于 2024-03-21 19:56:29 发布
最新推荐文章于 2024-03-21 19:56:29 发布
阅读量92 收藏 1
点赞数 1
文章标签： fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/JennyJm/article/details/134479851
版权

小梅哥FPGA教学视频跟学记录11.LED灯亮0.25秒，灭0.75秒的状态循环亮灭

设计思路：使用计数器，分别满0.25秒和0.75秒时对LED进行操作。

默认LED为1（亮），计数器满0.25秒，使LED为0；计数器满0.75秒，使LED为1，计数器清零，进入下一周期。所以计数器最大值为1秒（0.25+0.75），设MCNT=1s所对应周期数

开发板的晶振为50MHz，对应得到时钟周期为20ns。可得

0.25秒需要计数 250000000/20=12,500,000个周期

0.75秒需要计数750000000/20=37,500,000个周期

设计文件代码如下：

//1s频率闪烁，亮0.25s,灭0.75s
//50MHz =20ns

module counter_led(
    Clk,
    Reset_n,
    led
);
    input Clk;
    input Reset_n;
    output reg led;
    reg [25:0]counter;

    parameter MCNT=49999999;  //一个周期为1s，从0开始计数，所以减1
   
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        led<=1;
    else if (counter == MCNT/4)
        led<=0;
    else if(counter == MCNT)
        led<=1;
     
        
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter <=0;
        else if(counter==MCNT)
            counter <=0;
        else 
            counter <=counter+1'b1;
    
endmodule
2.让LED灯亮0.25s，灭0.5s，亮0.75s，灭1s

MCNT=2.5s对应周期数

//1s频率闪烁，亮0.25s,灭0.5s，亮0.75s,灭1s
//50MHz =20ns

module counter_led_2(
    Clk,
    Reset_n,
    led
);
    input Clk;
    input Reset_n;
    output reg led;
    reg [26:0]counter;

    parameter MCNT=125000000;
   
     
        
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter <=0;
        else if(counter==MCNT-1)
            counter <=0;
        else 
            counter <=counter+1'b1;
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        led<=1;
    else if (counter == MCNT/10-1)
        led<=0;
    else if(counter == (MCNT/10+MCNT/5)-1)
        led<=1;
    else if(counter == ((MCNT/10+MCNT/5)*2)-1)
        led<=0;
    else if(counter == MCNT-1)
        led<=1;
endmodule
3.让LED灯按照指定亮灭模式亮灭，由用户指定。0.25s为一个亮灭状态周期，8个周期为一个循环。

//0.25s一个周期，8个周期一循环，每个周期亮灭由用户随机指定
//50MHz =20ns

module counter_led_3(
    Clk,
    Reset_n,
    Ctrl,
    led
);
    input Clk;
    input Reset_n;
    input [7:0] Ctrl;
    output reg led;
    reg [26:0]counter;

    parameter MCNT=100000000;
     
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter <= 0;
        else if(counter==MCNT-1)
            counter <= 0;
        else 
            counter <= counter+1'b1;


//方法一用else if语句            
//    always@(posedge Clk or negedge Reset_n)
//    if(!Reset_n)
//        led<=1;
//    else if (counter == MCNT/8-1)
//        led<=Ctrl[0];
//    else if(counter == MCNT*2/8-1)
//        led<=Ctrl[1];
//    else if(counter == MCNT*3/8-1)
//        led<=Ctrl[2];
//    else if(counter == MCNT*4/8-1)
//        led<=Ctrl[3];
//    else if(counter == MCNT*5/8-1)
//        led<=Ctrl[4];
//    else if(counter == MCNT*6/8-1)
//        led<=Ctrl[5];
//    else if(counter == MCNT*7/8-1)
//        led<=Ctrl[6];
//    else if(counter == MCNT -1)
//        led<=Ctrl[7];


//方法二：用case语句    
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        led<=1;
    else case(counter)
         MCNT*1/8-1:led<=Ctrl[0];
         MCNT*2/8-1:led<=Ctrl[1];
         MCNT*3/8-1:led<=Ctrl[2];
         MCNT*4/8-1:led<=Ctrl[3];
         MCNT*5/8-1:led<=Ctrl[4];
         MCNT*6/8-1:led<=Ctrl[5];
         MCNT*7/8-1:led<=Ctrl[6];
         MCNT*8/8-1:led<=Ctrl[7];
     endcase
        
endmodule
4.在3的基础上，每个变化周期时间由用户指定
//一个周期是时长由用户指定，8个周期一循环，每个周期亮灭由用户随机指定
//50MHz =20ns
//Time为用户指定时长，counter作为基本时间计数器，记一个周期
//counter2（三位）作为周期计数器，记第几个周期
//counter=Time-1，即为一个周期，counter2+1，加到7再加1则为0（自动清零）

module counter_led_4(
    Clk,
    Reset_n,
    Ctrl,
    Time,
    led
);
    input Clk;
    input Reset_n;
    input [7:0] Ctrl;
    input [31:0] Time;
    output reg led;
    reg [26:0]counter;
    reg [2:0]counter2;
     
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter <= 0;
        else if(counter==Time-1)
            counter <= 0;
        else 
            counter <= counter+1'b1;
            
    always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter2 <= 0;
        else if(counter==Time-1)
            counter2 <= 0;
        else 
            counter2 <= counter2+1'b1;
            
    
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        led<=1;
    else case(counter2)
         0:led<=Ctrl[0];
         1:led<=Ctrl[1];
         2:led<=Ctrl[2];
         3:led<=Ctrl[3];
         4:led<=Ctrl[4];
         5:led<=Ctrl[5];
         6:led<=Ctrl[6];
         7:led<=Ctrl[7];
         default led <=led;
     endcase
        
endmodule
6.每隔10ms，让LED的一个8状态循环执行一次。（每个状态的变化时间值小一点，方便测试，比如设置10us）

使用计数器

//一个周期是时长由用户指定，8个周期一循环，每个周期亮灭由用户随机指定
//50MHz =20ns
//Time为用户指定时长，counter作为基本时间计数器，记一个周期
//counter2（三位）作为周期计数器，记第几个周期
//counter=Time-1，即为一个周期，counter2+1，加到7再加1则为0（自动清零）

module counter_led_6(
    Clk,
    Reset_n,
    Ctrl,
    Time,
    led
);
    input Clk;
    input Reset_n;
    input [7:0] Ctrl;
    input [31:0] Time;
    output reg led;
    reg [13:0]counter;  //基本时间计数器
    reg [2:0]counter2;  //8状态计数
    reg [18:0]counter3; //每隔10ms清零10ms 500000
    reg EN;             //计数使能
    parameter MCNT=500000;//10ms
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter <= 0;
        else if(counter==Time-1)
            counter <= 0;
        else 
            counter <= counter+1'b1;
            
    always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter2 <= 0;
        else if (counter==Time-1 && EN ==1)
            counter2 <= counter2+1'b1;
        else if(counter3==MCNT-1)
            counter2 <= 0;
        else 
            counter2 <= counter2;
            
       always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter3 <= 0;
        else if(counter3==MCNT-1)
            counter3 <= 0;
        else 
            counter3 <= counter3 +1'b1;     
    
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            EN <= 1;
        else if (counter3 > Time*7 -1)
            EN <=0;
        else 
            EN <=1;
            
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        led<=1;
    else case(counter2)
         0:led<=Ctrl[0];
         1:led<=Ctrl[1];
         2:led<=Ctrl[2];
         3:led<=Ctrl[3];
         4:led<=Ctrl[4];
         5:led<=Ctrl[5];
         6:led<=Ctrl[6];
         7:led<=Ctrl[7];
         default led <= 0;
     endcase
        
endmodule

对应的tb文件代码：

//一个周期是时长由用户指定，8个周期一循环，每个周期亮灭由用户随机指定
//50MHz =20ns
//Time为用户指定时长，counter作为基本时间计数器，记一个周期
//counter2（三位）作为周期计数器，记第几个周期
//counter=Time-1，即为一个周期，counter2+1，加到7再加1则为0（自动清零）

module counter_led_6(
    Clk,
    Reset_n,
    Ctrl,
    Time,
    led
);
    input Clk;
    input Reset_n;
    input [7:0] Ctrl;
    input [31:0] Time;
    output reg led;
    reg [13:0]counter;  //基本时间计数器
    reg [3:0]counter2;  //8状态计数
    reg [18:0]counter3; //每隔10ms清零10ms 500000
    reg EN;             //计数使能
    parameter MCNT=500000;//10ms
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter <= 0;
        else if(counter==Time-1)
            counter <= 0;
        else 
            counter <= counter+1'b1;
            
    always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter2 <= 0;
        else if (counter==Time-1 && EN ==1)
            counter2 <= counter2+1'b1;
        else if(counter3==MCNT-1)
            counter2 <= 0;
        else 
            counter2 <= counter2;
            
       always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            counter3 <= 0;
        else if(counter3==MCNT-1)
            counter3 <= 0;
        else 
            counter3 <= counter3 +1'b1;     
    
     always@(posedge Clk or negedge Reset_n)
        if(!Reset_n)
            EN <= 1;
        else if (counter3 > Time*8 -1)
            EN <=0;
        else 
            EN <=1;
            
    always@(posedge Clk or negedge Reset_n)
    if(!Reset_n)
        led<=0;
    else if (EN==0)
         led <=0;
    else case(counter2)
         0:led<=Ctrl[0];
         1:led<=Ctrl[1];
         2:led<=Ctrl[2];
         3:led<=Ctrl[3];
         4:led<=Ctrl[4];
         5:led<=Ctrl[5];
         6:led<=Ctrl[6];
         7:led<=Ctrl[7];
         default led <= 0;
     
     endcase
        
endmodule

可以得到仿真结果：

从图中可以看到counter2计数到第9个状态之后直到第一个10ms结束才重新开始计数，led转换也符合预期（Ctrl=8'b10101010），led分别为01010101；如果counter2保持为7，所以LED也保持为1.所以代码中设计counter2加到8，可以使得led在默认状态下为0

Jenny麦兜
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
三段式状态机，两段式状态机和两段式计数器
weixin_47280139的博客
04-27 452
三段式状态机 第一段
FPGA之状态机简述
qq_51264805的博客
11-21 547
状态机简写为 FSM（Finite State Machine），也称为同步有限状态机，我们一般简称 为状态机，之所以说“同步”是因为状态机中所有的状态跳转都是在时钟的作用下进行的，而“有限”则是说状态的个数是有限的。状态机根据影响输出的原因分为两大类，即Moore 型状态机和 Mealy 型状态机，其共同点是：状态的跳转都只和输入有关。区别主要是在输出的时候：若最后的输出只和当前状态有关而与输入无关则称为 Moore 型状态机；若最后的输出不仅和当前状态有关还和输入有关则称为 Mea...
数字电子技术基础（十三）：时序逻辑电路（状态机）（移位寄存器、计数器、信号发生器）
热门推荐
qq_40483920的博客
08-21 2万+
时序逻辑电路 在组合逻辑电路中，输出仅仅与输入有关；而在时序逻辑电路中，输出不仅与输入有关，还与之前的状态有关。 其实，时序逻辑电路还有一个名字，那就是状态机（State Machine ，SM）或者有限状态机（Finite State Machine，FSM）。 状态机Verilog设计实例 时序逻辑电路由两个部分组成，组合电路和存储电路，其中存储电路是必不可少的，并且存储电路的输出必须反馈到组合电路的输入端，与输入信号一起决定组合逻辑的输出。 而根据时序逻辑电路的输出信号的特点，又将其分为Mealy型
数字IC笔面基础，三大核心代码架构之计数器（计数器设计要素及Verilog示例）
HFUT90S的博客
11-02 1648
计数器设计是数字IC设计的核心，也是最常用的代码片段，通过记录时钟周期个数，可以控制电路的时序。通过计数器可以实现测量、计数、状态控制以及分频等功能，计数器由触发器和逻辑门共同构成。在《手把手教你学FPGA设计——基于大道至简的至简设计法》书中，将模块划分为三大架构，分别是FIFO架构、状态机架构以及计数器架构。从我个人理解，计数器和状态机分别对应了数字电路中的时序以及计算流程，而FIFO架构则是对应两个计算模块之间的连接关系以及对应的数据流。
11.7移位寄存器，计数器，时序分析，状态机，verliog实现
m0_73553411的博客
11-07 716
移位寄存器，可以将寄存的Q信号逐位输出。
HDLBITS-有限状态机-周期循环计数器
最新发布
qq_59361580的博客
03-21 248
当s = 0时，状态为A，当s = 1时，状态为B。如果w在这两个时钟周期中恰好为1，则FSM必须在下一个时钟周期中将输出z设置为1。使用尽可能少的状态。注意，s输入只在状态A中使用，所以您需要只考虑w输入。大概意思是状态机复位状态在A，检测到s为1后进入状态B，在状态B每隔三个时钟周期就检查一次这三个时钟周期内w为高的时钟周期个数是否为2，若是则拉高输出z一个周期。参考原文链接：https://blog.csdn.net/wuzhikaidetb/article/details/120381765。
FPGA-有限状态机相关材料汇总
08-31
有限状态机（Finite State Machine, FSM）是FPGA设计中的一个重要组成部分，尤其在处理时序控制和逻辑流程方面。本资料汇总将深入探讨FPGA中的有限状态机及其相关知识。 首先，我们要理解什么是有限状态机。有限...
用状态机实现任意编码计数器
06-04
本文将详细讲解如何使用状态机来设计一个任意编码的计数器，特别是实现7进制计数器，其序列是0, 2, 5, 3, 4, 6, 1。 首先，我们需要理解状态机的基本概念。状态机是一种模型，它根据当前状态和输入来决定下一个状态...
FPGA-VHDL实现10进制减法计数器，带清零和置数
01-02
在这个10进制减法计数器中，每当时钟上升沿到来且无清零或置数操作时，计数值会减一，直到达到0，然后继续减到-1（即9的二进制补码形式），依此类推，直至再次回到0。这样的设计使得计数器可以实现10个不同的计数值...
如何在FPGA中实现状态机
08-31
在FPGA设计中，状态机是一种非常重要的构造，它用于实现复杂的序列控制和逻辑操作。状态机通过在有限数量的状态之间进行转换来处理任务，每个时刻只能处于一个状态。FPGA，即Field-Programmable Gate Array，因其可...
模16加减可逆计数器（有限状态机版本）.docx
05-19
老师布置的作业，通过一段时间的学习，自己写的模16加减可逆计数器，看到很多人是直接写的，这里给一个用有限状态机写的，希望对大家有所帮助。
verilog状态机实现计数，跑马灯
05-09
本程序由yzy编写： 使用verilog编写的状态机，实现如下功能： 通电后进入第一状态，自动计数 按下按钮进入第二状态，跑马灯 再按按钮进入第三状态，5秒计数，5秒跑马灯 再按按钮进入第四状态，计数，每次按计数按钮一次，五秒后重新计数 再按按钮回到第一状态。
计数器简介以及FPGA实现
weixin_45081315的博客
05-17 1853
在时序逻辑电路中，最基本的单元是寄存器，本篇将会介绍如何利用寄存器，实现一个具有计数器功能的电路。在FPGA开发中，一切与时间有关的设计都会用到计数器，所以学会设计计数器至关重要。
数码管7段译码电路
m0_53024476的博客
11-21 4341
用拨码开关产生 0000~1111，FPGA 器件产生译码电路，把 16 进制数显示在 数码管上。 程序代码： module seg(d_in,a,b,c,d,e,f,g,dp,ds); input[3:0] d_in; output [7:0] ds; output a,b,c,d,e,f,g,dp; reg [7:0] seg; //g,f,e,d,c,b,a,dp assign ds = 8'b01111111; assign dp=seg[0]; assign a=seg[1]; .
状态机(上)（第七天）
weixin_41993254的博客
07-01 327
状态机(上)（第七天） 本节重点 本节建议大家从视频的16.37分开始看到视频的50.57分 来理解一下老师对状态机的描述,老师对状态机的描述还是很清晰 状态机的部分是必考的而且题型固定 本节内容 我们来这么理解状态机这个概念，计数器本身就是一个状态机，比如一个十进制的计数器就是一个有0-9的十种状态的状态机 那么本节的关键在于我们是怎么用verilog 来描述我们的状态机的 接下来的内容请保证看了老师的视频的 16.37分开始看到视频的50.57分部分 然后就可以很清晰的概括出来（以课堂上的例子说明
fpga之计数器和状态机规范
乘风的博客
10-28 4080
一、计数器最关心的三个问题： 1.初始值是多少 复位值 每轮技术的初始值 2.加1条件是什么 3.结束条件 即结束本轮技术的条件 一般又是加1条件，不要特地为结束而多统计一个数 记得要变回初始值 计数器使用中的注意问题 用于统计计数的，建议用自增计数器 用于不定时计数的（即每轮计数多少个不定），建议自减计数器 计数器一般从0开始计数，不要从非0开始。这样有助于检查计数器是否正确...
第六章：状态机
houyiming
10-15 3010
状态机的执行描述状态机可能采取的步骤构成的序列。**定义6.2.4：**状态机的执行是指状态机可能具有的状态序列(可能是无限的),满足以下性质1.从初始状态开始，并且2.若q, r表示序列中两个连续的状态，那么q →r。执行中出现的状态是可达的( reachable )。状态机的保持不变性是指关于状态的谓词P满足:对任意状态q，如果P(q)为真，且存在状态r，其中q →r，那么P®也为真。如果状态机的保持不变性在初始状态为真，则所有可达状态皆为真。
VHDL---基于状态机的十进制加法计数器
菠萝菠萝哒X
04-28 9277
状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。状态机简写为FSM（Finite State Machine），主要分为2大类： 第一类，若输出只和状态有关而与输入无关，则称为Moore状态机； 第二类，输出不仅和状态有关而且和输入有关系，则称为Mealy状态机。 程序的状态转换图如下： 代码工程由四部...
Verilog RTL 新手代码设计 （计数器、状态机、移位寄存器）
Python_banana的博客
11-11 4268
9.计数器 首先编写Verilog代码如下： //////////////////// 计数器代码 ///////////////////////// module top( RST , // 异步复位， 高有效 CLK , // 时钟，上升沿有效 EN , // 输入的计数使能，高有效 CLR , // 输入的清零信号，高有效 LOAD , // 输入...
FPGA与外围接口深度解析：从计数器到状态机设计
- 从计数器设计开始：详细讲解了FPGA设计的基本流程，包括PLL、DLL、DCM的功能和应用，以及计数器、门控时钟和使能时钟的设计。 5. FPGA与状态机设计： - FSM（Finite State Machine）介绍：状态机是FPGA设计中的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值