【计算机组成原理】指令流水与指令周期

最新推荐文章于 2024-05-23 15:27:09 发布

咩咩_10538769

最新推荐文章于 2024-05-23 15:27:09 发布

阅读量6.8k

点赞数 10

分类专栏：学习笔记文章标签： p2p 网络协议网络

本文链接：https://blog.csdn.net/KK_1657654189/article/details/121930527

版权

学习笔记专栏收录该内容

11 篇文章 6 订阅

订阅专栏

一、CPU的功能

1、CPU由【运算器】和【控制器】构成

这些指令还有执行的先后顺序

CPU必须具有控制程序的顺序执行（称指令控制）、产生完成每条指令的控制命令（称操作控制）、对各种操作加以时间上的控制（称时间控制）、对数据进行算术运算和逻辑运算（称数据加工）、处理中断等功能。

指令控制：把指令从内存单元中取出，需要的硬件有PC程序计数器、IR指令寄存器

PC: 指出我们要取的指令的地址

IR: 从内存单元中取出的指令会被放入IR中

操作控制+时间控制：需要的硬件有CU控制单元和时序电路

CU：由它对指令进行译码，译码后在给定的时刻给出操作的命令

数据加工：需要的硬件有ALU和寄存器

ALU：由它来完成算术运算和逻辑运算

寄存器：保存操作数和输出的结果

处理中断：中断系统

2、CPU结构框图

CPU与系统总线

只有地址线是单向的

二、CPU的寄存器

1、用户可见寄存器

2、控制和状态寄存器

(1) 控制寄存器

MAR：存储器地址寄存器，用于存放将被访问的存储单元的地址。

MDR：存储器数据寄存器，用于存放欲存入存储器中的数据或最近从存储器中读出的数据。

PC：程序计数器，存放现行指令的地址，通常具有计数功能。当遇到转移类指令时，PC的值可被修改。

IR：指令寄存器，存放当前欲执行的指令。

PSW：程序状态字寄存器，存放条件码和其他状态信息。

比如从内存中取出一条指令：

先从PC开始，PC再将指令送给MAR主存地址寄存器，MAR再将这条指令的地址送给主存储器M，并且控制单元发出读命令，然后放入MDR主存数据寄存器中，最后送入IR指令寄存器中

这些寄存器都用于控制CPU操作

（2）状态寄存器：计算机指令执行结果的状态

PSW寄存器：P程序，S状态，W字

程序状态字：在中断或子程序调用过程中，为了让程序有正确的返回断点，且返回断点后还可以继续执行程序，那么在中断之前我们就需要保存程序运行现场和断点，这些信息就保存在寄存器中，

3、控制单元CU与中断系统

（1）CU产生全部指令的微操作命令序列

（2）中断系统

三、指令周期

1、概念：取出并执行一条指令所需的全部时间

不同的CPU有不同的周期分法，这里只是其中一种：

2、每条指令的指令周期也不同

具有间接寻址的指令周期，包括 取指周期、 间址周期、 执行周期3个阶段，其中间址周期用于取操作数的有效地址，因此间址周期介于取指周期和执行周期之间。

带有中断周期的指令周期：如果有请求，CPU则要进入中断响应阶段，又称中断周期。在此阶段，CPU必须将程序断点保存到存储器中。一个完整的指令周期应包括取值、间址、执行、中断4个子周期。

3、指令周期的流程

4、CPU 工作周期的标志

CPU工作的4个周期：

总之，上述4个周期都有CPU访存操作，只是访存的目的不同。取指周期是为了取指令,间
址周期是为了取有效地址执行周期是为了取操作数(当指令为访存指令时),中断周期是为了
保存程序断点。

为了区别它们在CPU内可设置4个标志触发器。

FE、IND、EX、INT分别对应取值、间址、执行、中断4个周期，并以“1”状态表示有效，它们分别由1→FE、1→IND、1→EX、1→INT这4个信号控制。

5、指令周期的数据流

（1）取指周期数据流

具体流程：

PC中存放现行指令的地址，该地址送到MAR并送至地址总线，再由地址总线送给存储器

然后由控制部件CU—>控制总线—>存储器发出读命令，

对应MAR所对应单元的内容经数据总线送至MDR，再送至IR，并且CU控制PC内容加1，形成下一条指令的地址。

IR：保存该指令

CU：所有操作由CU来控制

（2）间址周期数据流

起始操作可以从IR开始也可以从MDR开始，这里假设从MDR开始

MDR中的地址码部分送到MAR中，MAR取出这条指令所要用到的操作数的地址，然后MAR将地址送入地址总线，地址总线再送给存储器，CU—>控制总线—>存储器发出读命令，存储器完成读操作将数据送到数据总线上，此时送的是个地址（所需要的操作数所在的内存单元的地址），将这个地址送入MDR中

一旦取指周期结束，CU便检查IR中的内容，以确定其是否由间址操作。

如果需要间址操作，则MDR中指示形式地址的右N位（记作Ad(MDR)）将被送到MAR，又送至地址总线。此后CU向存储器发出读命令，以获取有效地址并存至MDR。

（3）执行周期的数据流

不同指令的执行周期数据流不同

（4）中断周期的数据流

1、保存断点

2、形成中断服务程序的入口地址（由CU给出，CU将这个值直接送入PC中）

3、硬件中断

CU把用于保存程序断点的存储器特殊地址（如栈指针的内容）送往MAR，并送到地址总线上。

然后由CU向存储器发写命令，并将PC的内容送到MDR，最终使程序断点经数据总线存入存储器。

CU还需将中断服务程序的入口地址送至PC，为下一个指令周期的取指周期做好准备。

例题

四、指令流水

提高指令解释速度的方法

指令流水作用

提高器件的性能
改进系统的结构，开发系统的并行性

一、如何提高机器速度

要想提高机器速度，就要提高机器中的各个零件的速度

1、提高访存速度：

使用高性能芯片

使用cache

多体并行（对多个存储体交叉访问）

2、提高I/O和主机之间的数据传送速度

I/O和主机之间进行传送的方式是程序控制方式，这种方式下cpu和外部设备不能并行工作，只能串行，总线和cpu的利用率也很低，所以我们引出了中断的方式

中断：可以并行工作且cpu的利用率大大提高

DMA方式：利用DMA控制器直接在内存和外部设备间进行数据传送，减少cpu的占用率进而提高使用率

通道：

I/O处理机：内存和I/O设备间进行数据传送，整个传输工程都是由处理机完成

多总线

3、提高运算器的速度：
高速芯片

改进算法

快速进位链

系统的并行性

在同一时刻或同一时间段内完成两种或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。

过程级： 作业级或程序级、任务级或进程级

指令级：指令之间级和指令内部级

粗粒度并行性是在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序【算法实现】

细粒度并行性是指在处理机的操作级和指令级的并行性，其中指令的流水作业就是一项重要技术

指令流水的原理

把指令的处理过程分为取指令和执行指令两个阶段，在不采用流水技术的计算机里，取指令和执行指令是周而复始地出现，各条指令按顺序串行执行的。

这样，没经过T/2的周期，就会有一条指令执行完进行下一条指令的操作，所以速度提高了1倍

但是，由于各种各样的原因，流水线不会一直处于满负荷的状态，所以不会达到理想流水线状态

影响指令流水效率加倍的原因

1、指令执行时间 > 取指时间

因此取指阶段可能要等待一段时间，也即存放在指令部件缓冲区的指令还不能立即传给执行部件，就把指令放在缓冲区等，缓冲区不能空出。

2、条件转移指令

当遇到条件转移指令时，下一条指令是不可知的。因为必须等到上条指令执行阶段结束后，才能获知条件是否成立，从而决定下条指令的地址，造成时间损失。

通常为了减少时间损失，采用猜测法，即当条件转移指令从取指阶段进入执行阶段时，指令部件仍按顺序预取下一条指令。这样如果条件不成立，转移没有发生，则没有时间损失；若条件成立，转移发生，则所取的指令必须丢掉，并再取新的指令。

指令的六级流水

指令的处理过程还可以分解为更细的几个阶段：

取指（FI）：从存储器取出一条指令并暂时存入指令部件的缓冲区。
指令译码（DI）：确定操作性质和操作数地址的形成方式。
计算操作数地址（CO）：计算操作数的有效地址。
取操作数（FO）：从存储器中取操作数。（若操作数在寄存器中则无须此阶段）
执行指令（EI）：执行指令所需的操作，并将结果存于目的位置（寄存器中）。
写操作数（WO）：将结果存入存储器

如图：这里假设了采用串行，且不存在存储器冲突的问题，所有阶段并行进行，但事实往往不是这样