verilog定点小数乘除

已于 2023-12-07 16:23:57 修改
阅读量965 收藏 7
点赞数 2
分类专栏： FPGA 文章标签： 学习
于 2023-10-26 09:27:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/K_ZhJ18/article/details/134048331
版权
文章详细描述了在Verilog语言中如何进行浮点数运算，包括取整数和小数部分，以及八位和四位整数与小数的乘法和除法实例，展示了实际结果与编程计算的对应关系。
摘要由CSDN通过智能技术生成

a=12.35，b=10.8，取四位整数，四位小数，a=8'hc5，b=8'hac；则a*b=c实际值133.38；

在verilog中定义reg [15:0] c;八位整数八位小数，c=a*b，c=16‘h845c，化作二进制为1000010001011100，加上小数点为10000100.01011100=132.359375。

除法类似，取a=36.8=16h'24cc,八位整数八位小数，b=14.3=8h'e4,四位整数四位小数，a/b实际值为2.573426573；verilog计算为8‘h29，四位整数四位小数，二进制加小数点为10.1001转10进制为2.5625

红糖果仁沙琪玛
关注
  • 2
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【Verilog基础】定点小数的乘法运算
悟已往之不谏 知来者之可追
01-10 6044
文章目录一、字长基本问题二、溢出问题三、十进制下非负定点小数的乘法四、二进制下定点小数的乘法参考 在这里放入需要修改颜色的语句 一、字长基本问题 字长（位宽）和小数部分字长共同构成了定点数的两个要素。以wl表示字长，fl表示小数部分字长，那么有符号定点数以Fix_wl_fl的形式表示，无符号定点数的字长以UFix_wl_fl的形式表示。对于定点小数，一旦wl和fl确定，那么小数点的位置即可固定。 下表给出了Fix_5_3与十进制小数的对应关系： 在定点小数中，有一类值得关注，那就是只有一位整数位的定点小数
verilog存小数_FPGA定点小数计算（Verilog版）第二篇——乘法运算
weixin_39825941的博客
12-31 1565
发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、平方根、平方等……目前加法、乘法已完成调试，除法、平方根和平方等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……FPGA定点小数计算(Verilog版)第二篇——乘法运算首先是qtwosComp.v：关于这个文件名，补充说明一下。其功能为取...
浮点运算单元(Verilog)
02-26
Verilog写的浮点运算单元。
FPGA中的小数计算（定点小数） 与 verilog/VHDL有符号数计算
热门推荐
Setul
09-13 2万+
这篇blog有两个关键点，如题，一是关于FPGA或者说HDL是如何执行定点小数运算的；二是verilog和VHDL有符号数运算的解释和对比。 1. 小数计算（定点小数） 1.1 用二进制表示小数 由于FPGA中存在的都是二进制数，所以首先明确一个知识点：如何用二进制表示小数？ 如上图，一个带小数点的8位二进制所表示的数的大小就是：1*4+1*2+1*1+1*0.5+1*0.25+1*0...
FPGA定点小数计算（Verilog版）第三篇——除法运算（一）
FPGAerClub的博客
04-17 1万+
更多精彩内容，请微信搜索“FPGAer俱乐部”关注我们。 定点小数除法运算，相比加法和乘法来说要复杂很多了，但是算法的基本思想还是很简单的。和整数除法类似，算法的核心思想就是，将除法运算转换为移位和减法运算。从具体实现的角度来看，一般有两种方式： 一种是除数不变，扩展并移位操作被除数 另一种是被除数不变，扩展并移位操作除数 本文采用的是第一种方法： 假设被除数与除
如何用Verilog代码表示小数
11-11
【超级有用！】如何用Verilog代码表示小数
Verilog怎么进行定点小数计算
萌新的博客
01-29 2557
verilog定点小数计算
基于verilog的除法器的实现
weixin_51557980的博客
03-20 1万+
本文应该是目前全网最通俗易懂，而且比较全面的用verilog实现除法器的文章。首先说明一下本文的探讨的重点。我们首先从整数的除法开始讲起，然后慢慢延伸到小数的除法，和负数的除法
基于verilog的小数分频
03-19
在数字系统设计中，分频器是一种...总之，基于Verilog的小数分频设计是一项关键的数字系统设计任务，它涉及到硬件描述语言的使用、数字逻辑的设计以及时序分析等多个方面，对于理解和掌握FPGA设计有着重要的实践意义。
用verilog实现除法器(两种方法）
07-17
一、 实验目的与要求： 用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。 二、 实验设备（环境）及要求： 在modelsim环境下编写代码与测试程序，并仿真； 在synplify pro下编译，设置硬件并综合。 三、 实验内容及步骤： 1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果a>b,则商加1，a<=a-b,再进行比较大小，直到a<b,商不变，余数为a）; 2、 选择好算法，进行verilog语言编程，再写好testbench并进行编译与功能仿真； 3、 在中进行初步综合； 4、 完成实验报告；
除法器的Verilog实现
12-07
包含有符号除法器以及无符号除法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过
高精度除法器(verilog)
01-06
自写的 高精度除法器 18位输入36位输出
常用定点数算术计算单元（verilog实现）
05-07
本文将深入探讨标题为“常用定点数算术计算单元（verilog实现）”的知识点，包括定点数的概念、算术逻辑单元（ALU）、加法器、乘法器和除法器的实现，以及Verilog语言在设计中的应用。 定点数是一种数值表示方式，...
浮点数转定点数Verilog
08-25
- `dotnum`: 定点小数部分的位宽，即输出定点数中小数部分占多少位，这里设置为7位。 - `expbitn`: 浮点数指数部分的位宽，这里设置为5位。 - `weishubit`: 浮点数尾数部分的位宽，设定为9位。 - `fixzhengshubit`: ...
16-Verilog HDL小数分频器设计.7z
03-09
本主题聚焦于使用Verilog HDL（硬件描述语言）设计小数分频器，特别是在FPGA（现场可编程门阵列）上的实现与Vivado仿真的应用。 Verilog HDL是一种广泛使用的硬件描述语言，它允许设计师以一种结构化和抽象的方式...
System Verilog 中小数的计算、四舍五入的实现
zhangduang_KHKW的博客
05-08 8307
system verilog 中四舍五入问题： 1、real类型数据： （1）直接赋值小数，会截掉小数部分取整，不四舍五入，左乘1.0也不行； （2）如果有小数计算，带小数0计算后的结果截掉小数部分取整，不四舍五入； （3）等号右边表达式中有计算，各项均截掉小数取整，如果各项左乘1.0则不会截，但最后的计算结果会直接截掉小数，不四舍五入； real check_a; real check_b; real check_c; real check_d; ch...
Verilog 定点除法器设计
weixin_45799954的博客
05-10 1516
原理参考 top module div_top #( parameter M = 5, parameter N = 3 ) ( input clk, input rst, input en, input [M-1:0] divided, inpu
verilog 定点小数除法器
最新发布
07-27
在Verilog中，实现定点小数除法器可以使用固定小数点数值类型。固定小数点数值类型是一种将整数和小数部分分开存储的数据类型，其中小数点的位置是固定的。可以使用这种数据类型来表示和计算定点小数。 在Verilog中，可以使用`$signed`和`$unsigned`函数将有符号数和无符号数进行转换。这些函数可以将无符号数转换为有符号数，或将有符号数转换为无符号数。这样可以在有符号数和无符号数之间进行运算。 此外，还可以使用Verilog中的除法操作符`/`来执行除法运算。对于定点小数除法器，可以将被除数和除数都转换为有符号数，然后进行除法运算。最后，可以将结果转换回无符号数，以得到最终的除法结果。 需要注意的是，在Verilog中进行定点小数除法时，需要考虑到小数点的位置和精度。根据具体的需求，可能需要进行舍入或截断操作，以确保得到正确的结果。 参考资料： \[1\] https://blog.csdn.net/mdpsdhr/article/details/61922126 \[2\] http://www.cnblogs.com/woshitianma/archive/2013/05/19/3087258.html \[3\] https://blog.csdn.net/github_33678609/article/details/53465626 #### 引用[.reference_title] - *1* *2* *3* [FPGA中的小数计算（定点小数） 与 verilog/VHDL有符号数计算](https://blog.csdn.net/Setul/article/details/82690251)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^koosearch_v1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值