组合逻辑电路
文章目录
各种典型的编码器、译码器、选择器、分配器的样子以及结构要记一下。
一.组合逻辑电路与时序逻辑电路
组合逻辑电路和时序逻辑电路时数字逻辑电路的两大主要构成部分,前者某一时候的状态只取决于该时刻的输入,而后者则取决于该时刻的输入和前面时刻的状态。
组合逻辑电路在电路结构上不包含存储单元(时序电路的特有结构),仅仅是由各种门电路组成。
二.分析步骤和设计方法
1.分析步骤
(化简需要使用卡诺图)
2.设计方法
tips:
- 所谓的根据设计所用芯片要求,是因为有些芯片有特殊的结构需求并且一些芯片时一系列的,需要一个统一的结构;
- 根据输入、输出可以直接还原卡诺图。
三.编码器
输入的是下标表示的数字,个数一般为:
2
n
2^n
2n
输出的是n位二进制表示的数字,个数有n个。
tips:所谓的下标表示的数字,实际上就是one-hot编码,eg:
I
3
I_{3}
I3
就是00010000,编码器把他转换为011。
1.8线-3线编码器
这种编码器很容易发现其特点:
- 一次只能编码一个,也就是输入一次只能有一个。
2.3位二进制优先编码器
优先编码:简单来说,按照一定的优先级别来编码,这里的优先规则就是数字大小。
这里我们介绍一种比较常用的优先编码芯片——74LS148
特点如下:
- I0-I7为输入端口,如果是I’这种形式,说明是低电平有效输入;
- 输出也是低电平有效输出;
- GND为接地端,Vcc是高电势输入端,因为每一个芯片都需要单独供电。
- Y‘、Y’ex是扩展端口,LS系列芯片可以相互组合形成具有更多端口的组合芯片。高位芯片的Y‘会与低位片ST’端口连接起来;
- ST’是使能端,当ST=1即ST’=0时,芯片才能够正常工作;否则,无法正常工作。
Ys=1表示电路工作但是没有编码输入,Yex表示电路工作并且有编码输入,总之,要想正常工作,不仅仅使能端为1,且Ys=0,Yex=1即Ys’=1,Yex’=0。
四.译码器
编码器和译码器刚好相反,译码器就是接受二进制信号输出具体的数字信号。
1.3线-8线译码器
2.74LS138译码器
特点如下:
-
接地线和Vcc供电;
-
A0-A2接受二进制信号(高电平有效);
-
Y0‘-Y7’输出数字信号(低电平有效);
-
扩展端口没有了;
-
使能端有3个:
3.例题:使用74LS138译码器完成指定输出组合
步骤:
- 化为最小项之和——这样就可以知道每一个输出的表示;
- 让芯片使能,也就是S1=1 and S2’+S3’=0,同时用上述表达式的输入端名字来表示74LS138的输入端名字;
- 输出表达式化为取反的形式,因为74LS138是低电平输出有效。
tips:
输入端 | 输出端 | |
---|---|---|
74LS148(8-3编码器) | 低电平有效 | 低电平有效 |
74LS138(3-8编码器) | 高电平有效 | 低电平有效 |
(显示译码器自己看一下书和PPT了解即可)
五.数据选择器和分配器
数据选择器主要由输入数据端口、输出数据端口、内部逻辑电路以及一个数据选择端口构成,完成的是从多路输入选择一个作为输出的电路。
分配器则刚好与数据选择器相反,但是大体构造一样,只不过选择端口变成了分配端口,完成的是从单条输入分配到多个输出的过程。
1.8选1数据选择器
74151/74LS151/74LS251/74251
构成:
- 输入端口:A0-A2
- 选择端口:D0-D7
- 输出端口:Y
- 使能端口:S‘(低电平有效)
2.1-4路数据分配器
A2
2. 选择端口:D0-D7
3. 输出端口:Y
4. 使能端口:S‘(低电平有效)
[外链图片转存中…(img-VwtDvyQy-1655780944662)]
2.1-4路数据分配器
[外链图片转存中…(img-pvYWCp1t-1655780944662)]