- 博客(2)
- 收藏
- 关注
RSS订阅原创 verilog时序逻辑心得
但假设现在输出的结果如下图所示，输出的是8和5，不是我们目标需要的6和1，并且可以看到，dout_vld比dout晚了一个时钟，这个时候就可以考虑设计dout_vld的时序逻辑改为组合逻辑，将信号dout_vld提前一拍，就可以得到正确的结果。另一种方法，假设dout是组合逻辑设计的，就是把dout改为时序逻辑实现，将dout推迟一拍，达到信号对齐的效果。如下图所示，该波形输出就是正确的，只要设计能保证正确性，那不管使用组合逻辑还是时序逻辑，都是可以的。），要求是寄存器输出，较稳定、扇出能力也较好。
2023-05-14 20:40:09
327
原创 类，对象的学习
Python中所有的东西都能是对象，数据加函数就是对象，对象的集合就是类，比如下面的一段，学生就是类，可以通过一系列的函数来定义一个学生，类的创建会自动分配一个储存空间，这时候print会返回目标地址class Student: def study(self, course_name): print(f'学生正在学习{course_name}.') def play(self): print(f'学生正在玩游戏.')但是这个类里面只有方法，st.
2021-10-30 13:46:04
65
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人