中断系统
51的中断系统有5个中断源,2个优先级,可实现二级中断嵌套。
P3.2口可由IT0选择其为低电平有效还是下降沿有效。当CPU检测到P3.2引脚上出现有效的中断信号时,中断标志置1,向CPU申请中断。
P3.3口可由IT1选择其为低电平有效还是下降沿有效。当CPU检测到P3.3引脚上出现有效的中断信号时,中断标志置1,向CPU申请中断。
TF0,片内定时/计数器T0溢出中断请求标志。当定时/计数器T0发生溢出时,置位TF0,向CPU申请中断。
TF1,片内定时/计数器T1溢出中断请求标志。当定时/计数器T1发生溢出时,置位TF1,向CPU申请中断。
RI或TI,串行口中断请求标志。当串行口接收完一帧串行数据时置位RI或当串行口发送完一帧串行数据时置位TI,向CPU请求中断。
中断允许控制
CPU对中断系统所有中断以及某个中断源的开放与屏蔽是由中断允许寄存器IE控制的。
EX0(IE.0),外部中断0允许位
ET0(IE.1),定时/计数器T0中断允许位
EX1(IE.2),外部中断1允许位
ET1(IE.3),定时/计数器T1中断允许位
ES(IE.4),串行口中断允许位
EA(IE.7),CPU中断允许位(总允许位)
中断请求标志
TCON的中断标志
IT0(TCON.0),外部中断0触发方式控制位
IE0(TCON.1