EXCitrus-CSDN博客

这个warning会在对reg field读写时出现，告诉你不支持直接对reg field读写，让你对它上一级reg进行读写，但经过测试实际上是可以实现对reg field读写的。如果需要去掉这个warning，在编译时加入+define+UVM_REG_NO_INDIVIDUAL_FIELD_ACCESS即可。

2023-03-23 16:35:00 748

原创 UVM RAL中前门write与read返回值的理解

UVM RAL中前门write与read返回值的理解

2023-03-20 18:19:52 656

原创 WPS中Mathtype消失不见的问题

本文解决的是Mathtype栏消失不见的问题，不能用的请百度去查怎么安装。首先点到开发工具，点扩展包把这三个都点上ok！

2022-03-28 16:55:28 10580

原创对AXI总线互联中ID扩展位的理解

在多master和多slave互联的情况下，每个master可能不知道其他master的id范围，或者说不知道其他master发的id具体是多少，这时候可能存在不同master的id相同的情况，这时候就需要按master的数目对id进行扩展，用扩展位来区分从哪个master来到哪去。

2022-03-22 15:08:32 4844

原创 AXI中READY与VALID之间握手关系

AXI中READY与VALID之间握手需要满足的先后关系。

2022-03-22 11:54:28 4115

原创一种简单的axi2ahb桥的实现

用verilog实现了一种简单的axi转ahb桥

2022-03-16 21:43:11 8768 27

简单fifo的设计在这推一波西南交通大学邸志雄老师的课fifo的输入输出端口如上图所示。本次设计fifo输入输出32位，深度为8，读写信号由上游发送，空满信号由fifo产生。设计要点：1.在实际应用中，write信号和read信号由上游模块给出，有可能存在fifo满了，write信号还没有拉低的情况；或者说上游节点write信号不拉低，只是说收到了fifo信号后当前数据不发生变化，这就需要考虑到fifo信号拉高的时候的时序问题，如果没处理好就可能会丢失掉最后一个数据，就如下图所示。假

2021-06-25 16:40:08 2252

原创 FPGA学习笔记：单次调用@(posedge clk)（没有always）

之前看小梅哥视频，对下面语句有所疑惑：不知道这个@（posedge）触发后只执行一句还是后面的都执行，能不能加begin end只触发某几句；如果能用begin end的话，没有触发上升沿那么这个语句会不会阻塞后面的语句，自己就写了个testbench，代码如下：`timescale 1ns/1ns`define tm 20module tb(); reg clk; reg test1; reg test2; reg test3; reg clk1; initial

2020-10-21 22:06:03 12803

原创用opencv实现连连看外挂

设置点击间隔为0时的效果图先说下思想，用ps找出游戏区域的像素坐标，以及长宽，小方块的长宽等等信息，然后opencv切片，用vector储存每个切出来的小方块，比较每个小方块相似度，之后将其化为二维数组进行连接处理下面讲解一下代码：屏幕截图代码：void Screen(){ HDC hScreen = CreateDC("DISPLAY", NULL, NULL, N...

2018-07-19 19:59:17 4405 5

原创 MATLAB tofloat函数

function [out,revertclass] = tofloat(in)%TOFLOAT Convert image to floating point% [OUT REVERTCLASS] = TOFLOAT(IN) converts the input image IN to% floating-point. if IN is a double or single ima...

2018-04-21 11:50:14 9433 2

原创 Codeforces 923A Primal Sport

A. Primal Sporttime limit per test1.5 secondsmemory limit per test256 megabytesinputstandard inputoutputstandard outputAlice and Bob begin their day with a quick game. They first choose a starting num...

2018-03-18 14:34:09 638

原创 POJ 2429 GCD & LCM Inverse Pollard Rho大数分解法

GCD & LCM InverseTime Limit: 2000MS Memory Limit: 65536KTotal Submissions: 17281 Accepted: 3172DescriptionGiven two positive integers a and b, we can easily cal

2018-01-24 12:02:09 562

Kizuna_AI的博客

原创 uvm_reg_bus_op中byte_en详解

原创 `uvm_new_func的使用

原创 #1024程序员节#

原创 uvm中transaction的response和id的解读

原创 uvm_declare_p_sequencer获取sequencer原理

原创 UVM RAL后门访问配置

原创 vcs +define+ 简单用法

原创 VCS仿真warning：Individual field access not available for field XX. Accessing complete register instead