建立时间-保持时间

最新推荐文章于 2022-07-04 18:06:26 发布
最新推荐文章于 2022-07-04 18:06:26 发布
阅读量1.1k 收藏 5
点赞数
分类专栏： 硬件类 文章标签： 时序 建立时间 保持时间
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/LUOHUATINGYUSHENG/article/details/88851686
版权

建立时间与保持时间

在查看器件收据手册时我们都会看到关于这两个时间ts和th，且在很多时序图中会标注这两个时间。
ts：tsetup，意思表示建立时间；
th：thold，意思表示保持时间。

在数字系统中，如果保证数据读写不会出现错误，则必须要保证建立时间与保持时间满足数据手册的要求，否则可能出现数据读写的错误。

下图为基本的建立时间和保持时间时序图：
时序图

建立时间和保持时间的定义

ts：建立时间

数据信号在时钟上升沿到来之前，必须稳定保持不变时间。

th：保持时间

数据信号在时钟上升沿之后，必须稳定保持不变的时间。

如果不满足建立时间和保持时间，可能导致数据采样错误，产生数据错误。

下图表示建立时间的测量
建立时间测量

VirtuousLiu
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
建立时间与保持时间
Crazzy_M的博客
05-19 2万+
建立时间与保持时间的计算 文章目录1、建立时间与保持时间概述及模型2、寄存器之间数据传输时建立时间与保持时间3、寄存器之间数据传输时建立时间余量与保持时间余量计算4、 FPGA允许的最大时钟频率或最小时钟周期5、计算FPGA时钟所允许的最大频率或最小时钟周期6、违反建立和保持时间会发生什么？ 1、建立时间与保持时间概述及模型 建立时间（Tsu）： 在时钟采样之前，输入必须稳定一段时间，该时间量称为建立时间。 理想最优建立时间： 保持时间（Th）： 在时钟沿之后输入到触发器稳定所需的最短时间。 理想最优
FPGA建立时间和保持时间详解
01-20
无论是在输入，输出或是寄存器与寄存器之间，只要设计到时钟上升沿或者下降沿的采样，就会提到建立时间（setup TIme） 和保持时间（hold TIme） 。 　建立时间（Tsu：set up TIme）是指在时钟沿到来之前数据从不...
【转】 影响FPGA设计中时钟因素的探讨(建立与保持时间 写的很好）
together8877的专栏
09-07 1171
时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 　　1.1 建立时间与保
保持时间与建立时间
刘兵马俑的博客
08-08 2802
保持时间和建立时间 ---------- 我的个人见解   在描述保持时间和建立时间之前我们首先需要了解为什么需要保持时间和 建立时间， 通俗的说就是在时钟信号来临之前， 传输给寄存器的信号必须保持稳 定，有效，才可以打入触发器，称为建立时间；时钟沿来了之后，信号必须维持 稳定一段时间，使得信号能够正确被打入触发器；         下面我们就经典的 D 触发器来解
建立时间和保持时间.ppt
04-18
建立时间和保持时间
FPGA 建立时间与保持时间
07-31
时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的...
4-建立保持时间.pdf
06-27
该文件的主要内容是阐述了在数字IC设计中的建立时间和保持时间，包括建立时间和保持时间的原理以及所需要满足的要求
输入引脚的建立和保持时间要求
01-19
首先看看对输入引脚的建立和保持时间要求，图1所示的模型给出了一个包含数据和时钟路径的输入电路的例子。图中带方框的相位符号表示路径中可能包含延时或相位调整电路，如IDELAY和DCM等。 　图1 包含数据和时钟...
微信小程序——时间安卓、苹果获取时间戳表现不一致
qq_33256701的博客
09-13 1498
在预览、真机调试中获取时间戳均没有出现问题，但是在发布体验版或正式版本中，安卓无问题，苹果却出现问题了。原因是获取时间戳不允许出现 ‘-’。 获取时间戳： var str = '2013-08-30'; // 日期字符串 str = str.replace(/-/g,'/'); // 将-替换成/，因为下面这个构造函数只支持/分隔的日期字符串 var date = new Date(str); // 构造一个日期型数据，值为传入的字符串 var time = date.getTime();.
【基础知识】~ 建立时间/保持时间
qq_40549426的博客
05-30 7556
定义 建立时间 Tsu：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的时间。 建立时间决定了该触发器之间的组合逻辑的最大延迟。 保持时间 Th：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的时间。 保持时间决定了该触发器之间的组合逻辑的最小延迟。 为什么要满足建立时间和保持时间 因为触发器内部数据的形成是需要一定的时间的。 如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在 0 和 1 之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的
建立时间保持时间方程及其影响
weixin_33747129的博客
09-08 469
（注：本文翻译自：http://www.edn.com/design/systems-design/4392195/Equations-and-Impacts-of-Setup-and-Hold-Time） 在深入了解建立时间保持时间方程及其影响之前，先让我们简单的了解一下什么事建立时间和保持时间。 建立时间：建立时间定义为为了使数据正确的锁存，其在时钟有效沿到来前必须稳定的最小时间。任何这一...
建立时间与保持时间的范围
qq_38596177的博客
10-16 316
转载：https://blog.csdn.net/moon9999/article/details/77978999 题目： 时钟周期为T,触发器D1的时钟沿到来到触发器Q变化的时间Tcq（CLK--Q）最大为T1max,最小为T1min,逻辑组合电路的延迟时间最大为T2max，最小为T2min，问触发器D2的建立时间和保持时间。 ...
简述建立时间（setup time) 和 保持时间（hold time）
热门推荐
weixin_52487896的博客
07-04 1万+
建立时间和保持时间都是基于触发器而言，所以在了解建立时间和保持时间之前，需要对触发器进行分析，本文从D触发器（D-FF)结构原理上进行简述建立时间和保持时间，因为FPGA内部常用D触发器作为时序逻辑电路的记忆元件。......
建立时间和保持时间概念
u012521203的专栏
07-14 5868
一、概念 　　建立时间和保持时间都是针对触发器的特性说的。 　　时序图如下： 建立时间（Tsu：set up time）　　 　　是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个最小的稳定时间。 保持时间（Th：hold time）　　 　　是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被稳定的打入触发器，Th就是指这个最小的保持时间。 输出相应时间（Tc
建立时间和保持时间图
最新发布
08-15
建立时间和保持时间是与触发器相关的时序概念，建立时间是指在时钟信号的上升沿到来后，输入数据需要保持稳定的时间。而保持时间则是指在时钟信号的上升沿到来后，输入数据必须保持不变的时间。这两个概念对于确保...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值